[发明专利]一种模数转换器的分段电容阵列及切换方法

说明书

本发明公开了一种模数转换器的分段电容阵列及切换方法，分段电容阵列包括低有效位电容阵列和高有效位电容阵列，高有效位电容阵列由非冗余位电容和冗余位电容连接构成，非冗余位电容依次为：C、2C、4C...2^M‑2C，冗余位电容包括：C、C、2C、4C...2^M‑2C。冗余位电容按顺序插入到非冗余位电容中。通过合理的冗余位构建方式，在不增加电容阵列中单位电容的个数和面积的情况下，减小分段式电容阵列中电容失配的影响，保证冗余位能够提供足够的冗余数字码空间；同时能够合理利用冗余量完成对比较器失调的校准；并利用相对应的电容阵列切换方法，进一步减小误差，提高精度。

技术领域

本发明涉及电子电路技术领域，特别涉及一种模数转换器的分段电容阵列及切换方法。

背景技术

随着CMOS集成电路工艺的快速发展，SAR ADC(Successive-Approximation-Register Analog-to-Digital Converter,逐次逼近寄存器型模数转换器)依然是ADC的研究热点。为降低其功耗，多采用二进制权重电容阵列的结构。

对于N位SARADC而言，经典二进制权重电容阵列如图1所示。由图1可知，其单位电容的个数和面积与精度N存在指数关系。为缓解该问题，现有技术提出了分段式电容阵列如图2和图3所示。分段式电容阵列中高有效位电容阵列的失配会降低模数转换器的线性度，并且在开关过程中存在的误差也会进一步影响ADC的精度和动态特性。

发明内容

本发明实施例提供了一种模数转换器的分段电容阵列及切换方法，用以解决现有技术中分段式电容阵列中高有效位电容阵列的电容失配影响，同时解决开关切换过程中存在的误差影响。

一方面，本发明实施例提供了一种模数转换器的分段电容阵列，包括：低有效位电容阵列和高有效位电容阵列，低有效位电容阵列和高有效位电容阵列之间通过桥接电容连接，桥接电容由单位电容组成；

高有效位电容阵列由非冗余位电容和冗余位电容连接构成，非冗余位电容依次为：C、2C、4C…2^M-2C，冗余位电容包括：C、C、2C、4C…2^M-2C，其中M为高有效位电容阵列的位数，C为单位电容，冗余位电容按顺序插入到非冗余位电容中。

在一种可能的实现方式中，部分冗余位电容按顺序以两个一组或三个一组的形式插入到非冗余位电容中。

在一种可能的实现方式中，插入到非冗余位电容中的一组冗余位电容的和位于插入位置处上一非冗余位电容和下一非冗余位电容之间。

在一种可能的实现方式中，高有效位电容阵列的最高位为最高位的冗余位电容。

在一种可能的实现方式中，最低位的冗余位电容接地。

另一方面，本发明实施例提供了一种模数转换器的分段电容阵列的切换方法，分段电容阵列中的低有效位电容阵列和高有效位电容阵列通过桥接电容串联后形成一个电容阵列分支，两个电容阵列分支分别连接在比较器的两个输入端，方法包括：

采样时，将冗余位电容接地，将非冗余位电容和低有效位电容阵列均接参考电压；

将采样后的电压输入到比较器，比较后产生第一位数字码；

上述第一位数字码产生后，将采样后输入比较器的电压较低的电容阵列分支中的最高位的冗余位电容组接参考电压；

上述第一次电容切换完成后，将新产生的电压输入到比较器，比较后产生第二位数字码；

上述第二位数字码产生后，将第一次电容切换完成后输入比较器的电压较高的电容阵列分支中的最高位的冗余位电容组或非冗余位电容接地；

上述第二次电容切换完成后，将新产生的电压输入到比较器，比较后产生第三位数字码；