[发明专利]自适应地址跟踪

说明书

本申请涉及自适应地址跟踪。所描述的设备和方法跟踪与相应地址范围内的活动有关的存取元数据。所述存取元数据可用于通知所述相应地址范围内的预取操作。所述预取操作可涉及从覆盖所述相应范围的存取元数据导出存取模式。然而，对于精确模式检测，合适的地址范围大小在地址空间的不同区域之间可能会有很大的差异，尤其是基于由利用所述区域的程序产生的工作负载。有利地，所描述的设备和方法可以调适由所述存取元数据覆盖的所述地址范围，以提高预取性能。数据结构可用于管理其中跟踪存取元数据的所述地址范围。所述地址范围可适于通过在所述数据结构内实现的低开销操作来提高预取性能。所述数据结构可以对层次关系进行编码，以确保产生的地址范围是不同的。

技术领域

本公开涉及存储器，并且更具体地涉及自适应地址跟踪。

背景技术

为了有效地操作，一些计算系统包含分级存储器系统，其可以包含多级存储器。这里，有效操作意味着成本效率和速度效率。较快的存储器通常比相对较慢的存储器更昂贵，因此设计者试图平衡它们的相对成本和收益。一种方法是使用较少量的较快存储器和较大量的较慢存储器。与较慢的存储器相比，较快的存储器被部署在分层存储器系统中的较高层，使得优先存取较快的存储器。相对较快的存储器的实例被称为高速缓冲存储器。相对较慢的存储器的实例是后备存储器，其可以包含主存储器、主存储器、后备存储器等。

高速缓冲存储器可通过使用例如高性能存储器单元来存储和检索后备存储器的数据来加速数据操作。高性能存储器单元使高速缓冲存储器能够比后备存储器更快地响应存储器请求。因此，高速缓冲存储器可以基于存在于高速缓存中的所需数据实现来自存储器系统的更快响应。一种增加所需数据存在于高速缓存中的可能性的方法是在请求数据之前预取数据。为此，预取系统试图预测处理器将请求哪些数据，然后将该预测的数据加载到高速缓存中。虽然预取系统可使高速缓冲存储器更可能加速存储器存取操作，但数据预取可引入工程师和其它计算机设计者努力克服的操作复杂性。

发明内容

本公开的一方面提供了一种方法，其包括：接收存取与存储器地址空间的地址相关联的数据的命令的指示；响应于命令将存取元数据存储在存储器中，存取元数据存储在包括一或多个条目的数据集中，数据集的每个条目覆盖存储器地址空间的地址范围并且包括与覆盖的地址范围内的地址有关的存取元数据；以及至少部分地基于指示由数据集的条目中的一或多个覆盖的地址范围内的预取性能的一或多个度量，将一或多个位写入存储器以调整由数据集的条目中的至少一个覆盖的地址范围的大小。

本公开的另一方面提供了一种设备，其包括：第一存储器，其经配置以存储与地址空间有关的存取元数据，存取元数据保持在数据集的条目内，数据集的每个条目覆盖由存取元数据覆盖的地址范围集的相应地址范围；耦合到第一存储器的第一逻辑，第一逻辑经配置以响应于与由存取元数据覆盖的地址范围集内的地址相关联的命令的指示而更新存取元数据；以及第二逻辑，其经配置以：保持数据结构以定义由第二存储器内的存取元数据覆盖的地址范围集，数据集的每个条目与数据结构的相应节点相关联，数据结构定义由数据集内的条目的存取元数据覆盖的地址范围；至少部分地基于与存取元数据相关联的一或多个度量，调整由数据结构定义的地址范围集的地址范围，度量指示由存取元数据覆盖的地址范围集内的预取性能；以及向第一存储器写入一或多个位以配置数据集的条目以覆盖调整后的地址范围。

本公开的另一方面提供了一种系统，其包括：用于接收与存取与存储器地址空间的地址相关联的数据的命令有关的信息的构件；用于响应于命令而将数据集的条目内的存取元数据存储在存储器内的构件，数据集的每个条目经配置以覆盖地址范围集的相应地址范围并且包括与覆盖的地址范围内的地址有关的存取元数据；以及用于至少部分地基于指示地址范围集的一或多个地址范围内的预取性能的一或多个度量调整由数据集的至少一个条目覆盖的地址范围的大小的构件。

附图说明

在本文中参考以下附图描述了自适应地址跟踪的一或多个方面的细节。在所有附图中使用相同的附图标记来表示相同的特征和组件：

图1-1图示了可以实现自适应地址跟踪的实例设备。