[发明专利]解码q元LDPC的方法、电路及包括其的接收机

说明书

本发明实施例提供一种解码q元LDPC的方法、电路及包括其的接收机。解码q元LDPC的方法包括，基于校验矩阵的n列执行n轮运算而获得所有的v2c_code值和所有的v2c_llr值，从而完成校验矩阵中所有校验节点的更新；基于校验矩阵的k行执行k轮运算而获得所有的c2v_code值和所有的c2v_llr值，从而完成校验矩阵中所有变量节点的更新；基于校验矩阵的n列执行n轮运算而获得所有的码字，将其表示为列向量而与校验矩阵相乘以获得相乘结果；判断相乘结果是否为0，如果为是则退出解码q元LDPC的过程并且输出码字。本发明实施例的技术方案可以解决现有多元LDPC解码运算中软件算法的复杂度高以及多码长兼容等问题，从而可以减少CPU占用的时间，降低运算资源的消耗。

技术领域

本发明涉及通信技术领域，尤其涉及解码q元LDPC的方法、解码q元LDPC电路、以及包括解码q元LDPC电路的接收机。

背景技术

在通信系统中，对于信源传输过来的码流，需要进行信道编码，以避免码流在传输的过程中发生误码，进而提高数据传输的效率。

低密度奇偶校验码(Low Density Parity Check Code，LDPC)是通过校验矩阵定义的线性码，基于LDPC的编解码，可以使得信息传输的性能逼近香农极限。

但是，现有LDPC的解码方案中，软件执行时CPU占用较多的时间，硬件执行时存储资源的利用效率较低并且运算资源的消耗较大，从而使得LDPC产品的功耗较高、尺寸较大。

发明内容

本发明解决的技术问题是现有LDPC的解码方案中软件执行时占用CPU较多的时间、硬件执行时存储资源的利用效率较低而运算资源的消耗较大等问题。

为解决上述技术问题，本发明实施例提供一种解码q元LDPC的方法，包括：步骤110，基于校验矩阵的n列而执行n轮运算，在n轮运算的每轮运算中获取校验矩阵中相应列非零上节点的Nm个c2v_code值和Nm个c2v_llr值以及非零下节点的Nm个c2v_code值和Nm个c2v_llr值、并且进行计算而获得该轮的v2c_code值和v2c_llr值，经过n轮运算而获得所有的v2c_code值和所有的v2c_llr值，从而完成校验矩阵中所有校验节点的更新，其中，校验矩阵用于解码q元LDPC并且具有n列和k行，q等于2^r，n、k和r均为大于0的整数，Nm为大于0且小于或等于q的整数；步骤120，基于校验矩阵的k行而执行k轮运算，在k轮运算的每轮运算中获取校验矩阵中相应行四个非零节点各自的Nm个v2c_code值和Nm个v2c_llr值、并且进行计算而获得该轮的c2v_code值和c2v_llr值，经过k轮运算而获得所有的c2v_code值和所有的c2v_llr值，从而完成校验矩阵中所有变量节点的更新；步骤130，基于校验矩阵的n列而执行n轮运算，在n轮运算的每轮运算中获取校验矩阵中相应列非零上节点的Nm个c2v_code值和Nm个c2v_llr值以及非零下节点的Nm个c2v_code值和Nm个c2v_llr值、并且进行计算而获得该列的码字(cj)，经过n轮运算而获得所有的码字，将其表示为列向量而与校验矩阵相乘以获得相乘结果；步骤140，判断相乘结果是否为0，如果为是则退出解码q元LDPC的过程并且输出码字，否则继续执行以上步骤而迭代地进行下一次q元LDPC解码直至迭代次数超过预定次数。

可选地，r等于6，q等于64。

可选地，Nm等于24。

可选地，上述方法包括初始化步骤，其包括：

接收与q元LDPC编码生成的码字相关的初始序列，对于初始序列中的任一个初始向量以其中r个初始数据为一组进行接收，r个初始数据依次表示为decin(0)至decin(r-1)，并且在每接收到一组数据时对循环计数器中的第一计数参数的值加一，第一计数参数的初始值为0，其于一个计数循环中在0至2^r-1之间循环计数，将0至2^r-1映射为二进制数bit(0)至bit(r-1)共r个bit，bit(0)为最低位；