[发明专利]三维存储器及其检测方法

权利要求书

1.一种三维存储器，其特征在于，包括：

存储阵列芯片，包括第一键合面；

外围电路芯片，包括第二键合面，其中，所述存储阵列芯片在所述第一键合面处与所述外围电路芯片在所述第二键合面处键合连接；

受检电路，包括位于所述存储阵列芯片中的第一导电层和位于所述外围电路芯片中的第二导电层，其中，所述第一导电层包括暴露于所述第一键合面的第一键合触点，所述第二导电层包括暴露于所述第二键合面的第二键合触点，所述第一导电层和所述第二导电层通过所述第一键合触点和所述第二键合触点键合连接后形成所述受检电路；以及

检测模块，包括比较器，位于所述外围电路芯片和/或所述存储阵列芯片中，所述比较器的一个输入端与所述受检电路的第一端连接，所述比较器的输出端用于生成所述受检电路为开路或短路的检测结果。

2.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器包括有效功能区和围绕所述有效功能区的外围区，所述受检电路位于所述外围区，并围绕所述有效功能区设置。

3.根据权利要求1或2所述的三维存储器，其特征在于，所述受检电路的第二端用于接收检测信号，其中，所述检测信号用于控制所述第二端接地或者悬空。

4.根据权利要求3所述的三维存储器，其特征在于，在所述检测信号控制所述第二端接地的情况下，所述检测模块被配置为检测所述受检电路的开路情况。

5.根据权利要求4所述的三维存储器，其特征在于，在所述检测信号控制所述第二端悬空的情况下，所述检测模块被配置为检测所述受检电路的短路情况。

6.根据权利要求3所述的三维存储器，其特征在于，所述比较器的另一个输入端用于接收参考信号。

7.根据权利要求6所述的三维存储器，其特征在于，在所述检测信号控制所述第二端接地的情况下，所述第一端用于接收检测电压，并且所述检测模块根据流经所述受检电路的电流值小于所述参考信号的电流值，生成所述受检电路为开路的所述检测结果。

8.根据权利要求7所述的三维存储器，其特征在于，在所述检测信号控制所述第二端悬空的情况下，所述第一端用于接收检测电压，并且所述检测模块根据流经所述受检电路的电流值大于所述参考信号的电流值，生成所述受检电路为短路的所述检测结果。

9.根据权利要求1或2所述的三维存储器，其特征在于，还包括逻辑模块，在晶圆测试模式中，所述逻辑模块被配置为接收来自所述检测模块的检测结果，并输出所述检测结果。

10.根据权利要求9所述的三维存储器，其特征在于，还包括寄存器，在封装测试模式中，所述逻辑模块被配置为接收来自所述检测模块的检测结果；以及所述寄存器被配置为接收来自所述逻辑模块的检测结果，并输出所述检测结果。

11.一种三维存储器的检测方法，其特征在于，所述三维存储器包括：存储阵列芯片，包括第一键合面；外围电路芯片，包括第二键合面，其中，所述存储阵列芯片在所述第一键合面处与所述外围电路芯片在所述第二键合面处键合连接；

受检电路，包括位于所述存储阵列芯片中的第一导电层和位于所述外围电路芯片中的第二导电层，其中，所述第一导电层包括暴露于所述第一键合面的第一键合触点，所述第二导电层包括暴露于所述第二键合面的第二键合触点，所述第一导电层和所述第二导电层通过所述第一键合触点和所述第二键合触点键合连接后形成所述受检电路；以及

检测模块，包括比较器，形成于所述外围电路芯片和/或所述存储阵列芯片中，所述比较器的一个输入端与所述受检电路的第一端连接，其中，所述方法包括：

所述受检电路的第二端接收检测信号；以及

基于所述检测信号，所述比较器的输出端用于生成所述受检电路为开路或短路的检测结果。