[发明专利]射频收发电路

权利要求书

1.一种射频收发电路，其特征在于，包括：第一收发电路、第二收发电路、处理器、第一放大器和第二放大器，其中，

所述第一收发电路包括第一接收电路、第一发射电路、第一信号处理电路，所述第一信号处理电路分别与所述第一接收电路和所述第一发射电路连接；

所述第二收发电路包括第二接收电路、第二发射电路、第二信号处理电路，所述第二信号处理电路分别与所述第二接收电路和所述第二发射电路连接；

所述第二发射电路还分别与所述第一接收电路和所述第二放大器连接，所述第一发射电路还分别与所述第二接收电路和所述第一放大器连接；

所述处理器分别与所述第一收发电路和所述第二收发电路连接。

2.根据权利要求1所述的射频收发电路，其特征在于，所述第一信号处理电路包括第一模数转换电路和第一均衡器，其中，

所述第一模数转换电路分别与所述第一接收电路和所述第一均衡器连接；

所述第一均衡器还与所述处理器连接。

3.根据权利要求2所述的射频收发电路，其特征在于，所述第一信号处理电路还包括第一数模转换电路，其中，

所述第一数模转换电路分别与所述第一发射电路和所述第一均衡器连接。

4.根据权利要求1所述的射频收发电路，其特征在于，所述第二信号处理电路包括第二模数转换电路和第二均衡器，其中，

所述第二模数转换电路分别与所述第二接收电路和所述第二均衡器连接；

所述第二均衡器还与所述处理器连接。

5.根据权利要求4所述的射频收发电路，其特征在于，所述第二信号处理电路还包括第二数模转换电路，其中，

所述第二数模转换电路分别与所述第二发射电路和所述第二均衡器连接。

6.根据权利要求2或4所述的射频收发电路，其特征在于，所述处理器为MCU。

7.根据权利要求3或5所述的射频收发电路，其特征在于，所述处理器为基带芯片，所述基带芯片包括发射数字基带、接收数字基带和主路数字基带，其中，

所述发射数字基带和所述主路数字基带分别与所述第一均衡器连接；

所述接收数字基带与所述第二均衡器连接。

8.根据权利要求1-7任一项所述的射频收发电路，其特征在于，所述射频收发电路还包括第一天线和第二天线，其中，

所述第一天线分别与所述第一收发电路和所述第一放大器连接；

所述第二天线分别与所述第二收发电路和所述第二放大器连接。

9.根据权利要求8所述的射频收发电路，其特征在于，所述射频收发电路还包括第一天线开关和第二天线开关，其中，

所述第一天线开关分别与所述第一天线、所述第一接收电路和所述第一放大器连接；

所述第二天线开关分别与所述第二天线、所述第二接收电路和所述第二放大器连接。

10.根据权利要求8所述的射频收发电路，其特征在于，所述射频收发电路还包括第一双工器和第二双工器，其中，

所述第一双工器分别与所述第一天线、所述第一接收电路和所述第一放大器连接；

所述第二双工器分别与所述第二天线、所述第二接收电路和所述第二放大器连接。

11.根据权利要求1-10任一项所述的射频收发电路，其特征在于，所述第一接收电路和所述第二接收电路分别包括：低噪声放大电路、第一I混频器、第一Q混频器、第一低通滤波器、第二低通滤波器、第一模拟放大电路和第二模拟放大电路、接收模拟IQ解调单元，其中，

所述低噪声放大电路分别与所述第一I混频器和所述第一Q混频器连接；

所述第一低通滤波器分别与所述第一I混频器和所述第一模拟放大电路连接；

所述第二低通滤波器分别与所述第一Q混频器和所述第二模拟放大电路连接；

所述接收模拟IQ解调单元分别与所述第一模拟放大电路和所述第二模拟放大电路连接。

12.根据权利要求1-11任一项所述的射频收发电路，其特征在于，所述第一发射电路和所述第二发射电路分别包括：放大电路、第二I混频器、第二Q混频器、第三低通滤波器、第四低通滤波器、第三模拟放大电路和第四模拟放大电路、发射模拟IQ调制单元，其中，

所述放大电路分别与所述第二I混频器和所述第二Q混频器连接；

所述第三低通滤波器分别与所述第二I混频器和所述第三模拟放大电路连接；

所述第四低通滤波器分别与所述第二Q混频器和所述第四模拟放大电路连接；

所述发射模拟IQ调制单元分别与所述第三模拟放大电路和所述第四模拟放大电路连接。