[发明专利]卷积神经网络加速器

权利要求书

1.一种卷积神经网络加速器，其特征在于，包括：卷积加速模块和池化加速模块；所述卷积加速模块的并行输出通道数与所述池化加速模块的并行输入通道数相等；所述卷积加速模块包括卷积行缓存单元、卷积滑窗单元、卷积计算单元、数据累加单元和卷积输出单元；

所述卷积行缓存单元，用于对具有第一行数、第一列数和多输入通道的待卷积输入数据进行读取，得到具有第二行数、所述第一列数和所述多输入通道的待卷积缓存数据，对所述待卷积缓存数据进行行缓存；其中，所述第二行数与卷积核的行数一致；

所述卷积滑窗单元，用于从所述待卷积缓存数据中，提取具有所述第二行数、第二列数和所述多输入通道的待卷积特征数据；所述第二列数与所述卷积核的列数一致；

所述卷积计算单元，用于将所述待卷积特征数据与预设组数的卷积核进行通道对应的卷积计算，得到所述预设组数的卷积计算结果，将所述预设组数的卷积计算结果传输至数据累加单元；其中，每组卷积核所包括的卷积核的数量与所述输入通道的数量一致，所述预设组数与所述卷积加速模块的并行输出通道数一致；

所述数据累加单元，用于对同组的卷积计算结果进行累加，得到对应于所述待卷积特征数据的所述预设组数的卷积输出数据，并将对应于所述待卷积特征数据的所述预设组数的卷积输出数据写入所述卷积输出单元；

所述卷积输出单元，用于在基于对应于所述待卷积特征数据的所述预设组数的卷积输出数据，形成对应于所述待卷积输入数据的所述预设组数的卷积输出数据的情况下，将对应于所述待卷积输入数据的所述预设组数的卷积输出数据输入至所述池化加速模块；

所述池化加速模块，用于对对应于所述待卷积输入数据的所述预设组数的卷积输出数据进行池化处理；

在卷积神经网络的各网络层的输入数据对应于多通道的情况下，各网络层的输入数据先被进行归一化处理，映射至特定数据区间，后被进行舍弃高位保留低位的溢出处理；所述特定数据区间是根据定点数据的整数部分位宽和量化因子确定的；所述定点数据的位宽和量化因子是对所述卷积神经网络中的数据进行定点化处理并对定点化处理后的数据进行误差统计确定的。

2.根据权利要求1所述的卷积神经网络加速器，其特征在于，所述池化加速模块包括池化行缓存单元、池化滑窗单元、池化计算单元和池化输出单元；

所述池化行缓存单元，用于对所述卷积输出单元输出的对应于所述待卷积输入数据的所述预设组数的卷积输出数据进行读取，得到具有第三行数和第三列数的待池化缓存数据，对所述待池化缓存数据进行行缓存；其中，所述第三行数与池化核的行数一致；

所述池化滑窗单元，用于从所述待池化缓存数据汇中提取具有所述第三行数和第四列数的待池化特征数据；其中，所述第四列数与所述池化核的列数一致；

所述池化计算单元，用于利用池化核对所述待池化特征数据进行池化计算，得到池化计算结果；

所述池化输出单元，用于将所述池化计算结果作为池化输出数据进行输出。

3.根据权利要求1所述的卷积神经网络加速器，其特征在于，

所述卷积加速模块和所述池化加速模块部署在卷积神经网络加速器的可编程逻辑部分，所述卷积神经网络加速器还包括处理系统部分；所述处理系统部分，用于向所述卷积行缓存单元传输所述待卷积输入数据；

所述处理系统与所述卷积行缓存单元之间的并行数据传输通道数小于所述卷积加速模块的并行输入通道数，且所述并行数据传输通道数与所述并行输入通道数具有整数倍关系。

4.根据权利要求1所述的卷积神经网络加速器，其特征在于，卷积神经网络的各网络层的权重和偏置被进行舍弃高位保留低位的溢出处理；所述各网络层的输出数据被进行定点数据的最大值替代的溢出处理；所述各网络层的中间处理数据被进行位宽扩大的溢出处理。

5.根据权利要求4所述的卷积神经网络加速器，其特征在于，所述各网络层的权重和偏置被进行舍弃高位保留低位的溢出处理之前，还被进行第一预处理；所述第一预处理为：用定点数据的最大值替代大于定点数据范围的权重或偏置。