[发明专利]一种薄膜晶体管阵列基板及显示装置

说明书

本发明涉及薄膜晶体管阵列基板及显示装置，包括衬底基板、设置于衬底基板上的多条扫描线、与扫描线垂直的多条第一数据线和第二数据线、和多个像素单元构成的像素阵列，各个像素单元分别通过对应的薄膜晶体管连接至对应的扫描线和对应的第一数据线或对应的第二数据线，每列像素单元由对应的第一数据线和对应的第二数据线驱动；第一数据线与第二数据线相互绝缘、设置于不同层，连接到不同的像素单元，每列像素单元对应的第一数据线和对应的第二数据线相互平行，在衬底基板上的投影至少部分重叠，第一数据线和对应的第二数据线之间设置有公共电极层。本发明可以增加高分辨率显示装置的充电时间，增加显示装置的开口率并隔绝数据线之间的信号干扰。

技术领域

本发明涉及显示面板技术领域，尤其涉及一种薄膜晶体管阵列基板及显示装置。

背景技术

TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示装置)具体图像显示品质好、低能耗以及低辐射等优点，广泛应用于显示器领域。

随着TFT-LCD显示装置朝超高清、超窄边框的方向发展，高分辨率的显示装置已成为行业的主流产品，但是实现高分辨率的同时，每个像素单元的充电时间不可避免的被压缩，充电时间不够则会影响显示效果。为了解决高分辨率带来的充电时间不够的问题，目前一般通过将数据线的数量增加一倍，并通过同时扫描两行栅极线的方式提高像素单元的充电时间。例如，刷新率为120Hz的显示装置，假设该显示装置中设置有100行像素单元，即100行栅极线，在逐行扫描时，扫描每一行像素单元的时间为1/(120*100)秒，而同时扫描两行栅极线时，扫描每一行像素单元的时间为1/(120*50)，可以明显看出同时扫描两行时，像素单元的充电时间也翻倍。

但是随着数据线的增加，单个像素的开口率将降低，因此为了解决增加数据线后，单个像素开口率降低的问题，通过将数据线分层对应设置，但是随之而来的是分层对应设置的数据线形成电容，不同层的数据线之间存在严重的信号干扰，影响显示装置的显示效果。

发明内容

有鉴于此，本发明的目的在于提供一种薄膜晶体管阵列基板及显示装置，可以在增加高分辨率显示装置的充电时间，以及增加显示装置的开口率的同时完全隔绝数据线之间的信号干扰。

为实现上述目的，本发明实施例第一方面提供一种薄膜晶体管阵列基板，作为其中一种实施方式，该薄膜晶体管阵列基板包括衬底基板、设置于所述衬底基板上的多条扫描线、与所述多条扫描线垂直的多条第一数据线和多条第二数据线、以及由多个像素单元构成的像素阵列，各个像素单元分别通过对应的薄膜晶体管连接至对应的扫描线以及对应的第一数据线或对应的第二数据线，每列所述像素单元由对应的第一数据线和对应的第二数据线驱动；

其中，所述第一数据线与所述第二数据线相互绝缘、设置于不同层，且连接到不同的像素单元，每列所述像素单元对应的第一数据线和对应的第二数据线相互平行，且在所述衬底基板上的投影至少部分重叠，且所述第一数据线和对应的第二数据线之间设置有公共电极层。

作为其中一种实施方式，同列相邻的两个所述像素单元中，一个所述像素单元连接至对应的第一数据线，另一个所述像素单元连接至对应的第二数据线。

作为其中一种实施方式，同行相邻的两个所述像素单元中，一个所述像素单元连接至对应的第一数据线，另一个所述像素单元连接至对应的第二数据线。

作为其中一种实施方式，所述多行像素单元中，每两行所述像素单元在所述薄膜晶体管阵列基板工作时，同时接收相同的扫描信号。

作为其中一种实施方式，第2n-1行所述像素单元与第2n行所述像素单元，在所述薄膜晶体管阵列基板工作时同时接收相同的扫描信号，其中，n为大于或等于1的自然数。

作为其中一种实施方式，还包括第一钝化层和第二钝化层，所述第一钝化层设置于所述第一数据线和所述公共电极层之间，所述第二钝化层设置于所述第一数据线对应的第二数据线和所述公共电极层之间。