[发明专利]面向Wimax协议的QC-LDPC译码器译码方法及系统

说明书

本发明提出了一种面向Wimax协议的QC‑LDPC译码器译码方法及系统，基于提出的面向Wimax协议的QC‑LDPC译码器，利用存储的QC‑LDPC校验矩阵信息，简化了译码器的译码计算复杂度，同时节省了硬件计算资源。其中，译码过程采用基于Offset Min‑sum的行分层译码算法作为译码方法，使得硬件兼容性更广、且具备易于实现的优点。通过流水化设计，对校验矩阵信息读取、映射，实现了高效流水LDPC译码；最终可支持IEEE 802.16e通信协议下，1/2码率19种码长的LDPC译码运算；因此本发明具有硬件复杂度低，存储资源利用率高的特点，以及可实现高吞吐率LDPC译码运算。

技术领域

本发明涉及一种面向Wimax协议的QC-LDPC译码器译码方法及系统，特别是涉及QC-LDPC译码技术领域。

背景技术

LDPC码的全称是低密度奇偶校验码(Low Density Parity Check Code)，是一种具有稀疏校验矩阵的线性分组码。其主要的特点是其校验矩阵的稀疏性，即校验矩阵中“1”的密度很低，并且码长越长，密度越低。LDPC码具有很好的误码性能，其误码性能可以逼近香农极限，近些年来LDPC码的各项相关技术发展迅速，被广泛用于通信领域，因此研究性能高、硬件实现简单的LDPC译码器显得尤为重要。

相较于软件实现LDPC编码，硬件实现LDPC译码显得格外复杂，因此早期的LDPC译码实现基本是在软件层面，很难映射到硬件层面。近些年来，随着研究人员对LDPC译码相关算法研究的突破，适用于硬件的LDPC译码算法不断出现，从最初的基于概率的LDPC迭代译码算法、基于对数的LDPC迭代译码算法到之后的最小和min-sum算法，硬件实现LDPC译码器变得越来越容易。

然而，传统的LDPC译码器在硬件实现时过于看重对算法的映射实现，未考虑到LDPC码本身的诸多特性，在具体实现时不仅使用了大量的硬件存储资源，还占据了很多的计算资源，这对硬件实现过程中的布线和时序提出了更高的需求。

发明内容

发明目的：提供一种面向Wimax协议的QC-LDPC译码器译码方法及系统，以解决现有技术存在的上述问题。通过存储的QC-LDPC校验矩阵信息，简化了译码器的译码计算复杂度，从而节省了硬件计算资源，克服现有技术的不足。

技术方案：第一方面，提出了一种面向Wimax协议的QC-LDPC译码器，该译码器具体包括：译码控制器、存储单元和运算单元模块。其中译码控制器作为连接存储单元和运算单元模块之间的架构，用于实现彼此之间的数据交互。利用存储在存储单元中的校验矩阵信息，可以简化译码器的译码计算复杂度，同时节省硬件计算资源。

在第一方面的可实现方式中，译码控制器，被设置为实现译码运算所需数据的读取、分发、运算以及计算结果的存储，用于控制译码器的工作流程。进一步包括：运算控制模块、地址生成模块、分发模块。

存储单元，被设置为存储变量节点信息、校验节点信息和校验矩阵信息；该单元根据需求划分为三组数据存储块，第一组数据存储块用于存储所述变量节点信息；第二组数据存储块用于存储校验节点信息；第三组数据存储块用于存储校验矩阵信息。

运算模块，被设置为更新变量节点信息与校验节点信息，进一步包括节点更新单元，所述节点更新单元在译码过程中，采用流水设计实现更新校验节点信息的同时更新变量节点信息。

其中，节点更新单元包括：定点加法器、定点比较器、异或计算模块、以及绝对值计算模块。在进一步的实施例中，由于802.16标准中QC-LDPC码的校验矩阵，行重6占比2/3，行重7占比1/3，因此该节点运算单元的输入输出的信息个数最大为14，最小为12。定点比较器用于最小值与次小值计算模块，该模块需要从输入的7个或6个变量节点的绝对值中找出最小值与次小值，由基本结构COM2和COM4构成，共包含13个比较器以及20个选择器，计算时分3级流水寻得最小值与次小值，为方便计算，该计算单元设置为8输入。