[发明专利]光电混合乘法器

说明书

本发明提供了一种光电混合乘法器，包括：部分积产生模块对输入的乘数进行乘积运算，并输出乘积运算结果；光脉冲产生模块产生光脉冲；列累加模块接收乘积运算结果，作为控制信号，同时接收光脉冲，根据控制信号决定是否对光脉冲进行延时，并输出光脉冲；进位累加模块接收列累加模块输出的光脉冲，根据进位信号决定是否对光脉冲进行延时以及决定延时时间，并输出光脉冲；光电转换模块接收进位累加模块输出的光脉冲，并将其转换为相应的电脉冲信号；进位产生模块接收电脉冲信号，根据电脉冲信号到达的时间判断光脉冲延时的个数以得到累加运算的结果，并产生进位信号。本发明采用光器件和电器件混合进行乘法计算，以提高乘法器的性能并降低功耗。

技术领域

本发明涉及光电技术领域，尤其是涉及一种光电混合乘法器。

背景技术

乘法器作为CPU、DSP和神经网络处理器中的重要运算单元，被广泛的应用于频率乘法、乘累加、快速傅里叶变换等操作中，其计算性能、功耗开销对整个电路有较大的影响。因此，一个高性能、低功耗的乘法器设计对上述这些应用来说是至关重要的。

从操作上来讲，乘法可分为两步。首先按位计算出部分积，然后对部分积进行累加。现有的乘法器设计多数基于电器件，从器件开销的角度来讲，其电器件数量和乘法器位宽成平方关系，从性能的角度来讲，其频率受限于部分积累加中进位链传播的延时，从功耗的角度来讲，由于电乘法器内部各个信号到达时间不同而引起的毛刺以及由于操作数自身输入模式导致的不必要翻转均带来了额外的功耗开销。

为了降低器件开销，已有一些工作尝试在时域上进行部分积累加。在时域上进行累加的优点在于，无论乘法器的位宽如何扩展，仅需要一条链路就可以完成部分积的累加操作，降低了所使用的电器件数量。然而，由于信号在电器件中的传播速度受限，且时域的累加操作时间与操作数的大小成线性关系，在时域上进行累加延长了乘法器的关键路径长度。

与电器件相比，光器件具有低延迟、高带宽、低功耗等优点。已有的一些工作使用半导体光放大器(SOA)、马赫曾德尔干涉仪(MZ I)等器件来实现两比特或者四比特的全光乘法器。然而，随着位数的增大，全光乘法器所使用的光器件数量迅速增长，延时和功耗也随之增长，严重恶化了光器件所带来的性能和功耗收益。除此之外，现有的全光乘法器均需要大量光电转换以实现逻辑运算，带来了额外的器件开销。

发明内容

本发明的目的在于提供一种光电混合乘法器，可以使用电器件进行部分积运算，使用光器件进行累加计算，电器件和光器件结合达到降低功耗的效果。

为了达到上述目的，本发明提供了一种光电混合乘法器，包括：

部分积产生模块，用于对输入的乘数进行乘积运算，并输出乘积运算结果；

光脉冲产生模块，用于产生光脉冲；

列累加模块，接收所述乘积运算结果，所述乘积运算结果作为控制信号，同时接收所述光脉冲产生模块的光脉冲，所述列累加模块根据所述控制信号决定是否对所述光脉冲进行延时，最后输出光脉冲；

进位累加模块，用于接收所述列累加模块输出的光脉冲，并根据进位信号决定是否对所述光脉冲进行延时，以及根据进位信号决定延时时间，最后输出光脉冲；

光电转换模块，用于接收所述进位累加模块输出的光脉冲，并将其转换为相应的电脉冲信号；以及

进位产生模块，接收所述电脉冲信号，根据所述电脉冲信号到达的时间判断光脉冲延时的个数以得到累加运算的结果，并产生进位信号；

其中，所述光脉冲产生模块、列累加模块和所述进位累加模块为光器件，所述部分积产生模块和所述进位产生模块为电器件。

可选的，在所述的光电混合乘法器中，所述部分积产生模块包括与门装置。

可选的，在所述的光电混合乘法器中，所述光脉冲产生模块包括：