[发明专利]浅沟槽隔离能力测试结构及其测试方法

说明书

本发明提供了一种浅沟槽隔离能力测试结构及其测试方法，应用于半导体领域。在本发明实施例中，在衬底中限定呈梳状结构的第一有源区和第二有源区，并使第一有源区的多个齿部与第二有源区的多个齿部交错设置，从而在第一有源区的齿部和与第一有源区的齿部相邻的第二有源区的齿部之间形成浅沟槽隔离结构，然后在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部上形成第一金属插塞和第二金属插塞，再通过所述第一金属插塞和所述第二金属插塞对所述浅沟槽隔离结构进行浅沟槽隔离能力测试，从而可快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失。

技术领域

本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离能力测试结构及其测试方法。

背景技术

SRAM(Static Random Access Memory，静态随机存取存储器)是随机存储器的一种。SRAM的存储能力与浅沟槽的隔离能力有关，所以浅沟槽的隔离能力对于SRAM尤为重要。浅沟槽隔离技术随着技术节点缩小和深宽比的增加，以及浅沟槽隔离填充既要没有空洞，又要考虑到填充周期而尽可能地减少填充次数，从而浅沟槽隔离填充变得越来越有挑战。

一般SRAM的各尺寸比外围电路的设计规则都要小，也包括有源区(AA)间距。例如，图1中的PU1/PU2，PU1/PD1，PU2/PD2的有源区间距尤为关键。过小的有源区间距将直接影响浅沟槽填充，进而影响到浅沟槽的隔离能力。浅沟槽填充如果有空洞，将可能导致PU1/PU2，PU1/PD1，PU2/PD2的导通，从而影响SRAM的存储能力。

因此，对SRAM的浅沟槽隔离能力进行测试十分必要，目前，现有技术中采用线上监控的方式对浅沟槽隔离能力进行检测。但是由于浅沟槽填充后，空洞往往不在浅沟槽表面，需要额外的工艺去除填充的表面，把内部的空洞露出来，然后通过扫缺陷来发现空洞。这既增添了额外的工艺时间，又浪费了客户晶圆。

随着可靠性测试技术的日益更新，另一种对浅沟槽隔离能力进行测试方式为采用热载流子注入方式进行检测，然而该种检测方法检测时间较长，难以及早发现浅沟槽隔离问题，并同样容易造成晶圆损失。

为了及早发现浅沟槽隔离问题，且尽可能节省晶圆损失，可采用线上测试的斜坡电压测试方案，但是目前并没有与该测试方案对应的测试结构。并且，随着芯片存储单元越来越多，切割道越来越少，没有足够的地方来放测试结构。所以，测试结构一直被要求精简，急需整合多用途的可靠性测试结构，以节省测试结构面积。

发明内容

本发明的目的在于提供一种浅沟槽隔离能力测试结构及其测试方法，以能够快速地实现浅沟槽隔离能力检测，并能有效节省客户晶圆损失，以及可实现多用途地可靠性测试，节省测试结构面积。

为解决上述技术问题，本发明提供一种浅沟槽隔离能力测试结构，所述测试结构包括：

第一有源区和第二有源区，所述第一有源区和所述第二有源区均被限定在衬底中，所述第一有源区和所述第二有源区均呈梳状结构且交错设置，所述梳状结构包括柄部和多个齿部，所述第一有源区或所述第二有源区的多个齿部中的相邻两个齿部之间形成U型开口；

浅沟槽隔离结构，位于所述第一有源区的齿部和与所述第一有源区的齿部相邻的所述第二有源区的齿部之间，所述浅沟槽隔离结构用于隔离所述第一有源区和所述第二有源区；

第一金属插塞和第二金属插塞，所述第一金属插塞和所述第二金属插塞分别设置在第一有源区梳状结构的柄部和第二有源区梳状结构的柄部，所述第一金属插塞和所述第二金属插塞用于进行浅沟槽隔离能力测试。

可选的，所述衬底中形成有深阱层，所述深阱层的离子掺杂类型为P型离子时，所述第一有源区的离子注入类型为P型离子，所述第二有源区的离子注入类型为N型离子。

可选的，所述衬底中形成有深阱层，所述深阱层的离子掺杂类型为N型离子时，所述第一有源区的离子注入类型为N型离子，所述第二有源区的离子注入类型为P型离子。