[发明专利]一种减少二极管选通阵列寄生漏电的偏置方法

说明书

本发明涉及一种减少二极管选通阵列寄生漏电的偏置方法，所述二极管阵列包括十字交叉的至少两根位线和至少两根字线，所述位线和字线的交叉点处设置有二极管，对多根相邻位线施加选通信号，其他位线接地，将选通单元所在的字线接地，并对其他字线施加一个大于操作电压且小于二极管反向击穿电压的电压V_p，其中，所述选通单元位于同一根字线上。本发明能够减少阵列寄生漏电，同时提高存储单元可靠性。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种减少二极管选通阵列寄生漏电的偏置方法。

背景技术

存储器是集成电路的重要组成部分，随着信息技术的不断发展，新推出的各种技术和产品对存储器的容量、速度、可靠性、嵌入式应用等方面提出更高要求。目前市场上的主流半导体存储器已经无法满足日益增长的各种新要求，特别是在现有的半导体工艺水平下，单纯的按比例缩小存储单元的尺寸，将产生很多可靠性问题，因此一些综合能力优秀的新型半导体存储器技术得到工业界和学术界大量的投入和研究。相变存储器、电阻存储器、铁电存储器、磁阻存储器是目前最有潜力的几种存储器。目前这些存储器已经开始逐渐替代传统存储器(DRAM、FLASH等)，占据了一部分市场份额。

二极管是各类新兴存储器的主流选通器件之一。与其他选通器相比，以二极管作为选通器的存储单元器件结构简单，单元面积小，易于集成，制造工艺也相对成熟，在未来超大容量嵌入式芯片市场有着不错的前景。二极管阵列主要由十字交叉的多根位线(Bit-line，BL)、多根字线(Word-line，WL)以及交叉点处的二极管构成。当选通阵列中选通某个二极管时，选通单元所在位线BL_n施加操作电压进行读写操作，选通单元所在字线WL_n接地用以流出操作电流，其他位线接地保证WL_n上其他单元两端压降为0V(半选通)，其他字线施加较大电压V_p(大于操作电压V_in，小于二极管反向击穿电压)使其他大部分单元处于反向截止状态。

寄生三极管漏电现象是目前二极管阵列中最难解决的问题。选通阵列中，二极管处于正向导通时，导通电流大部分都来自于少子扩散运动，在N区主要是空穴扩散电流。空穴在扩散过程中与多子电子复合后转换为多子漂移电流。对于高密度存储阵列来说，字线上相邻二极管距离很近，少子空穴很容易扩散到非选通二极管，并产生反向漏电流I_c，这一现象和三极管放大原理很像，称之为寄生三极管效应。随着存储器的密度越来越大，相邻单元之间间距越来越近，使用正常偏置方法时，寄生的PNP三极管会导致相邻位线(BL_n-1，BL_n+1)的漏电会越来越大，并直接影响邻近半选通单元的存储状态。由于工艺、材料的特殊性，这种类型的漏电很难从根源上彻底解决。

发明内容

本发明所要解决的技术问题是提供一种减少二极管选通阵列寄生漏电的偏置方法，能够减少阵列寄生漏电，同时提高存储单元可靠性。

本发明解决其技术问题所采用的技术方案是：提供一种减少二极管选通阵列寄生漏电的偏置方法，所述二极管阵列包括十字交叉的至少两根位线和至少两根字线，所述位线和字线的交叉点处设置有二极管，对多根相邻位线施加选通信号，其他位线接地，将选通单元所在的字线接地，并对其他字线施加一个大于操作电压且小于二极管反向击穿电压的电压V_p，其中，所述选通单元位于同一根字线上。

在施加选通信号时对同一字线上2ⁿ个相邻的二极管同时施加选通信号，其中，n为正整数。

所述二极管阵列的位线和字线中间设置有一层存储介质。

所述选通信号由脉冲发生器提供。

所述选通信号为电流信号或电压信号。

所述二极管阵列通过叠加字线-位线的形式形成三维堆叠结构。

有益效果