[发明专利]∑Δ调制器及其方法

权利要求书

1.一种∑Δ调制器，包括：

输入端(402)，被配置为接收输入模拟信号(U)；

求和点(404)，被配置为从输入模拟信号中减去反馈模拟信号(412)；

第一级(406)，包括耦合到所述求和点的低通滤波器，其中所述低通滤波器被配置为生成第一滤波信号；

耦合到所述低通滤波器的第二级(408)，被配置为通过有源滤波器产生第二滤波信号，其中所述有源滤波器包括至少一个放大器(822)，在所述放大器中第一滤波信号以斩波频率被斩波，所述斩波频率为预定采样频率(fs)的1/N倍；

耦合到所述第二级的后端级(410)，其中所述后端级包括模数转换器，所述模数转换器被配置为通过以所述预定采样频率(fs)采样将所述第二滤波信号转换为数字输出信号；和

反馈路径(412)，用于将所述数字输出信号路由到所述求和点，其中所述反馈路径包括数模转换器，DAC，(416)将所述数字输出信号转换为所述反馈模拟信号。

2.根据权利要求1所述的∑Δ调制器，其中所述低通滤波器为无源低通滤波器。

3.根据权利要求1所述的∑Δ调制器，还包括耦合在所述第二级(408)和所述后端级(410)之间的高通滤波器(418)。

4.根据权利要求1所述的∑Δ调制器，还包括从所述低通滤波器的输出耦合到所述后端级的输入的路径。

5.根据权利要求1所述的∑Δ调制器，其中所述第二级包括单运放谐振器。

6.根据权利要求5所述的∑Δ调制器，其中所述单运放谐振器进一步包括第一斩波器(820)、放大器(822)和第二斩波器(824)，其中所述第一斩波器耦合在所述放大器的输入端，所述第二斩波器耦合在所述放大器的输出端。

7.根据权利要求5所述的∑Δ调制器，其中所述单运放谐振器进一步包括第一斩波器(902)、第二斩波器(904)、第一放大器(906)和第二放大器(908)，其中所述第一斩波器耦合在所述第一放大器的输入端，所述第二斩波器耦合在所述第一放大器和所述第二放大器之间。

8.根据权利要求1所述的∑Δ调制器，其中所述第二级包括积分器。

9.根据权利要求8所述的∑Δ调制器，其中所述积分器进一步包括第一斩波器、放大器和第二斩波器，其中所述第一斩波器耦合在所述放大器的输入端，所述第二斩波器耦合在所述放大器的输出端。

10.根据权利要求8所述的∑Δ调制器，其中所述积分器进一步包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中所述第一斩波器耦合在所述第一放大器和的输入端，所述第二斩波器耦合在所述第一放大器与所述第二放大器之间。

11.根据权利要求1所述的∑Δ调制器，其中所述第二级还包括耦合在所述低通滤波器和所述放大器之间的第一电阻电容RC网络，耦合在所述放大器的输入和所述放大器的输出之间的第二RC网络，以及耦合在所述放大器输入和所述放大器的输出之间的第三RC网络。

12.根据权利要求11所述的∑Δ调制器，其中第二级还包括第一斩波器和第二斩波器，其中所述第一斩波器耦合在所述放大器的输入端，所述第二斩波器耦合在所述放大器的输出端。

13.根据权利要求11所述的∑Δ调制器，其中所述第二级进一步包括第一斩波器、第二斩波器、第一放大器和第二放大器，其中所述第一斩波器耦合在所述第一放大器的输入端，所述第二斩波器耦接在所述第一放大器与所述第二放大器之间。