[发明专利]半导体存储器件的设计方法、装置、存储介质及制备方法

说明书

本申请提供一种半导体存储器件的设计方法、装置、存储介质及制备方法，该方法包括从所述多个单元电容器中至少划分出第一组电容器和第二组电容器，使得所述第一组电容器与所述第二组电容器的串联电容值等于所述目标电容值；将所述多个单元电容器的上电极均连接至第一互连金属层，将所述第一组电容器中各个单元电容器的下电极均连接至第二互连金属层，将所述第二组电容器中各个单元电容器的下电极均连接至第三互连金属层。在不改变整个半导体存储器件的尺寸(即不改变上电极互连金属层尺寸)的情况下，使得整个半导体存储器件的电容值比所有单元电容器的并联电容值小很多，工艺难度和工艺成本都大大降低。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体存储器件的设计方法、装置、存储介质及制备方法。

背景技术

近年来对于电子产品的设计，一般会具有多功能且快速的处理能力。为了增加处理能力，例如是电脑系统或是多功能的电子产品，其都需要大容量的动态随机存取存储器(Dynamic Random Access Memory，DRAM)。

DRAM的存储电容有两种方式，包括存储节点和平板电容。其中，同样面积下，存储节点的电容值远远大于平板电容的电容值，因此，在相同的电容目标下，SN电容面积要比栅极电容面积小得多。所以，目前存储节点不仅广泛用于DRAM的有源区，以作为DRAM的存储单元，还用于DRAM外围电路的电容，如金属-绝缘层-金属(Metal-Insulation-MetalCapacitor，MIMCAP)。

但是存储节点型的DRAM，由于较大高宽比的下电极结构和各膜层制备工艺的原因，导致如果DRAM的尺寸太小，会导致膜层(主要是上电极互连金属层)脱落，所以DRAM有最小尺寸限制(上电极互连金属层尺寸不能太小)，这就导致如果采用常规的连接方式，DRAM的电容值很难做到一个较小的范围。

这种情况下，现有技术中常采用电容串联的方式，将两个DRAM串联在一起，以组成一个电容值较低的存储器件。但是，这种情况下，又会使存储器件的整体尺寸增大，封装时，其它部件也要随之变化才能与之匹配，导致工艺难度和工艺成本都大大增加。

发明内容

针对上述问题，本申请提供了一种半导体存储器件的设计方法、装置、存储介质及制备方法，解决了现有的存储器件串联导致的工艺难度和成本增加的技术问题。

第一方面，本申请提供一种半导体存储器件的设计方法，所述半导体存储器件包括呈阵列排布的多个单元电容器，所述方法包括：

获取所述半导体存储器件的目标电容值和单个单元电容器的电容值；其中，所述目标电容值小于所述多个单元电容器的并联电容值；

根据所述目标电容值，从所述多个单元电容器中至少划分出第一组电容器和第二组电容器，使得所述第一组电容器与所述第二组电容器的串联电容值等于所述目标电容值；其中，所述第一组电容器的电容值为所述第一组电容器中所有单元电容器的并联电容值，所述第二组电容器的电容值为所述第二组电容器中所有单元电容器的并联电容值；

将所述多个单元电容器的上电极均连接至第一互连金属层，将所述第一组电容器中各个单元电容器的下电极均连接至第二互连金属层，将所述第二组电容器中各个单元电容器的下电极均连接至第三互连金属层；

将所述第二互连金属层连接第一电源电压，将所述第三互连金属层连接第二电源电压。

根据本申请的实施例，可选地，上述半导体存储器件的设计方法中，所述第一组电容器中的各个单元电容器通过所述第一互连金属层和所述第二互连金属层彼此并联连接；

所述第二组电容器中的各个单元电容器通过所述第一互连金属层和所述第三互连金属层彼此并联连接。