[发明专利]一种基于PCIe总线协议的实时运动控制系统及方法

权利要求书

1.一种基于PCIe总线协议的实时运动控制系统，其特征在于，所述系统包括工控机、底层运动控制模块、用户界面模块、基于PCIe总线协议设计的PCIe板卡以及PCIe转接板，其中：

所述PCIe板卡用于将底层运动控制模块的控制接口全部映射到工控机的地址空间，并完成PCIe总线协议的解析、运动控制信号的生成以及对光电码盘信号的滤波和倍频处理；

所述PCIe转接板用于对底层运动控制模块反馈的数据进行汇总和变换，变换后的数据经PCIe板卡传输给工控机；

所述用户界面模块用于设定运动控制目标，工控机根据运动控制目标生成运动控制命令，PCIe板卡根据工控机的运动控制命令生成控制信号，控制信号经PCIe转接板传输给底层运动控制模块；

所述PCIe总线采用的解析总线协议的芯片为PEX8311，所述PCIe板卡根据工控机的运动控制命令生成控制信号，采用的芯片是运动控制芯片X7043；

所述系统采用FPGA-XC3S500E芯片对PEX8311局部端总线进行信号解析、对芯片X7043进行控制信号生成以及对光电码盘信号进行滤波和倍频处理；

所述PCIe板卡的X7043芯片根据工控机的运动控制命令生成控制信号，其具体过程为：

步骤S1、判断X7043的地址有效信号ADS的状态，若地址有效信号ADS为高电平，则保持初始状态idle，等待地址有效信号ADS低电平，当地址有效信号ADS为低电平时，判断读写操作信号WR的电平；

若WR为高电平，则转至步骤S2；

若WR为低电平，则转至步骤S3；

步骤S2、判断X7043的使能信号是否有效；

若使能信号有效，则对X7043的写操作有效；

写时序共包括三个状态：Write_one、Write_two和Write_three；在Write_one状态下等待数据准备完成信号BLAST有效，数据准备完成时进入Write_two状态，在Write_two状态下对X7043进行片选使能，并开始对X7043写数据，且在Write_three状态中继续写操作以满足脉宽要求，写操作结束后跳转到finish状态，初始化所有输出寄存器，再返回初始状态idle；

若使能信号无效，则再次判断写操作是否有效，若再次判断的结果为写操作有效，则执行上述写时序过程，否则，保持初始状态idle，等待操作X7043或写操作有效；

步骤S3、判断X7043的使能信号是否有效；

若使能信号有效，则对X7043的读操作有效；

读时序共包括三个状态：Read_one、Read_ready和Read_two，在Read_one状态下等待地址稳定，然后转到Read_ready状态，在Read_ready状态下，对X7043进行片选使能，并使X7043的读使能引脚有效，跳转到Read_two状态数据稳定时开始从X7043读数据，然后跳转到finish状态，初始化所有输出寄存器；

若使能信号无效，则判断读寄存器操作是否有效，若判断的结果为读寄存器操作无效，则保持初始状态idle，等待操作X7043或读寄存器信号有效；若判断的结果为读寄存器操作有效，则状态跳转到Read_reg状态，将寄存器中的内容拷贝到输出寄存器中，再转到finish状态，初始化所有输出寄存器并跳回初始状态idle；

步骤S4、若以上状态均不能对外部事件进行响应，则进入default状态，初始化所有输出寄存器并跳回到初始状态idle；

所述对光电码盘信号进行滤波和倍频处理，滤波处理的具体过程为：

建立一个固定长度的数组，再把发生相位更新的值赋进数组，赋进方式为新数据自低位进，旧数据自高位出，再对整个数组中的高低电平状态进行统计，当数组中高电平占多数时，把当前相位值置高，当数组中低电平占多数时，把当前相位值置低。

2.根据权利要求1所述的一种基于PCIe总线协议的实时运动控制系统，其特征在于，所述PCIe转接板用于对底层运动控制模块反馈的数据进行变换，变换方式包括对光电编码器输出信号进行电平变换以及对光电开关输出信号进行光耦隔离。

3.根据权利要求2所述的一种基于PCIe总线协议的实时运动控制系统，其特征在于，所述系统还包括CAN总线，CAN总线作为工控机与底层运动控制模块通信的备用方式，当PCIe总线通信失败时，利用CAN总线完成通信及运动控制。