[发明专利]一种无Mesa台面的VCSEL芯片的制作方法有效

专利信息
申请号: 202110707973.9 申请日: 2021-06-24
公开(公告)号: CN113659434B 公开(公告)日: 2023-03-10
发明(设计)人: 袁章洁;李雪松 申请(专利权)人: 威科赛乐微电子股份有限公司
主分类号: H01S5/183 分类号: H01S5/183
代理公司: 广州市华学知识产权代理有限公司 44245 代理人: 黄宗波
地址: 404000 重庆市*** 国省代码: 重庆;50
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 mesa 台面 vcsel 芯片 制作方法
【权利要求书】:

1.一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述方法在量子阱生长完成后在量子阱表面沉积了一层光电限制层,然后对光电限制层进行光刻和刻蚀,定义出发光区域;所述制作 方法具体为:S1:提供GaAs衬底;

S2:在GaAs衬底上依次生长N-DBR结构和量子阱;

S3:在量子阱表面沉积得到光电限制层,用光刻做好图形,利用刻蚀将光电限制层蚀刻出通孔,定义出发光区域;S3步骤具体操作为:将S2步骤生长完量子阱的晶圆,送进RF射频磁控溅射机台内,对RF射频磁控溅射机台进行抽真空后,向机台内通入氩气和氧气,控制机台工作的溅射压力和溅射功率在量子阱表面沉积得到光电限制层,在光电限制层的表面旋涂上光刻胶,经过烘烤、曝光、显影后得到发光区图形,利用ICP蚀刻,根据做出的发光区图形对光电限制层进行蚀刻,将光电限制层蚀刻出若干通孔,蚀刻结束后进行清洗去除多余光刻胶;

S4:利用MOCVD,在光电限制层的表面生长P-DBR结构;

S5:在P-DBR结构表面沉积覆盖一层氮化硅层作为保护膜;

S6:在氮化硅层上刻蚀出电极位置;

S7:在P面蒸镀P-cotact;

S8:将晶圆P面和蓝宝石键合绑定,对N面进行研磨减薄;

S9:在晶圆N面蒸镀上N-metal金属电极,退火解绑,划片得到VCSEL芯片。

2.根据权利要求1所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述光电限制层的材料为三氧化二铝。

3.根据权利要求2所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述光电限制层采用磁控溅射或原子层沉积方法沉积得到。

4.根据权利要求3所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述光电限制层的厚度为20-40nm。

5.根据权利要求1所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述氩气的流量为40-60ml/min,氧气的流量为1-10ml/min,溅射时的溅射压力为0.5-5pa,溅射功率为70W。

6.根据权利要求1所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,在所述光电限制层上做发光区图形时,旋涂的为正性光刻胶,涂胶时以800-1200r/min转速匀胶,时间为20-60s,烘烤的温度为80-120℃,时间为60-120s,曝光能量为80mj/c㎡,曝光时间为15-45s。

7.根据权利要求1所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述ICP蚀刻以BCl3为工艺气体,气流量为50-100sccm,工艺压力为0.5pa,ICP功率为800-1200W,偏压功率为200-400W。

8.根据权利要求1-7任一权利要求所述的一种无Mesa台面的VCSEL芯片的制作方法,其特征在于,所述通孔的直径为8-12μm。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威科赛乐微电子股份有限公司,未经威科赛乐微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110707973.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top