[发明专利]屏蔽栅场效应晶体管及其形成方法有效
| 申请号: | 202110705720.8 | 申请日: | 2021-06-24 |
| 公开(公告)号: | CN113299557B | 公开(公告)日: | 2022-08-09 |
| 发明(设计)人: | 李艳旭 | 申请(专利权)人: | 绍兴中芯集成电路制造股份有限公司 |
| 主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28;H01L29/78;H01L29/423 |
| 代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 田婷 |
| 地址: | 312000 浙*** | 国省代码: | 浙江;33 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 屏蔽 场效应 晶体管 及其 形成 方法 | ||
1.一种屏蔽栅场效应晶体管的形成方法,其特征在于,包括:
提供衬底,所述衬底中形成有沟槽,并在所述沟槽中形成屏蔽电极;
执行高密度等离子体工艺,以形成隔离材料层在所述沟槽内,所述隔离材料层在沟槽内的顶表面不低于预定高度,并且所述隔离材料层未填满所述沟槽;
形成牺牲材料层在所述隔离材料层上并填满所述沟槽,所述牺牲材料层的材料在预定条件下具有流动性以使所形成的牺牲材料层的顶表面平坦化;
执行刻蚀工艺,所述刻蚀工艺由上至下依次刻蚀所述牺牲材料层和所述隔离材料层并刻蚀停止于所述隔离材料层中,以使剩余的隔离材料层的顶表面位于所述预定高度而构成隔离层;以及,
形成栅电极在所述沟槽内,所述栅电极位于所述隔离层上。
2.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述衬底中形成沟槽的方法包括:
在所述衬底的顶表面上形成图形化的掩模层,所述图形化的掩模层采用单一种材料形成;以及,
在所述图形化的掩模层的掩模作用下刻蚀所述衬底,以形成所述沟槽。
3.如权利要求2所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述牺牲材料层和所述掩模层的材料均包括氧化硅,以及在执行刻蚀工艺以去除所述牺牲材料层时,还去除所述掩模层。
4.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述牺牲材料层的形成方法包括:执行涂覆工艺,以将液态的熔融材料涂覆在所述衬底上,并固化所述熔融材料以形成所述牺牲材料层。
5.如权利要求4所述的屏蔽栅场效应晶体管的形成方法,其特征在于,在高于800℃的条件下执行所述涂覆工艺。
6.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述牺牲材料层的形成方法包括:执行沉积工艺,以将沉积材料沉积在所述衬底上,并使所述沉积材料回流以形成牺牲材料层。
7.如权利要求6所述的屏蔽栅场效应晶体管的形成方法,其特征在于,使所述沉积材料回流的温度为大于等于800℃。
8.如权利要求1所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述牺牲材料层和所述隔离材料层的材料均包括氧化硅。
9.如权利要求8所述的屏蔽栅场效应晶体管的形成方法,其特征在于,所述牺牲材料层的材料包括掺杂有硼和/或磷的氧化硅。
10.一种采用如权利要求1-9任一项所述的形成方法制备的屏蔽栅场效应晶体管,包括:衬底,所述衬底中形成有沟槽;以及,依次形成在所述沟槽中的屏蔽电极、隔离层和栅电极,所述隔离层用于隔离所述屏蔽电极和所述栅电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于绍兴中芯集成电路制造股份有限公司,未经绍兴中芯集成电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110705720.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





