[发明专利]一种低比导通电阻的分立栅MOSFET器件及其制造方法

权利要求书

1.一种低比导通电阻的分立栅MOSFET器件，其特征在于，包括重掺杂的第一种掺杂类型的半导体衬底(1)、分别位于所述半导体衬底(1)上表面的耐压层(2)、氧化层(3)和N⁺多晶硅分立栅(4)、位于所述N⁺多晶硅分立栅(4)或者所述氧化层(3)上方的N⁺多晶硅栅(10)、位于所述耐压层(2)上方的第二种掺杂类型的沟道体区(5)、位于所述第二种掺杂类型的沟道体区(5)上方且重掺杂的第一种掺杂类型的源极欧姆接触区(6)、分别覆盖于源极欧姆接触区(6)、栅氧化层(11)和N⁺多晶硅栅(10)上方的钝化层(9)、设置在所述沟道体区(5)内的重掺杂的第二种掺杂类型的体接触区(7)以及分别设置在所述源极欧姆接触区(6)、体接触区(7)和所述钝化层(9)上的源极金属(8)，所述体接触区(7)和所述源极欧姆接触区(6)接触，所述半导体衬底(1)的下表面设置有背面金属(12)，所述栅氧化层(11)设置在所述N+多晶硅栅(10)的周围，且所述栅氧化层(11)分别与所述氧化层(3)、沟道体区(5)、源极欧姆接触区(6)或者N⁺多晶硅分立栅(4)相接触。

2.根据权利要求1所述的低比导通电阻的分立栅MOSFET器件，其特征在于，所述耐压层(2)沿其纵向为线性变掺杂，且其掺杂由靠近该器件的表面到衬底线性增大。

3.根据权利要求1所述的低比导通电阻的分立栅MOSFET器件，其特征在于，所述耐压层(2)沿其纵向为近似线性变掺杂，且其掺杂由靠近该器件的表面到衬底近似线性增大。

4.根据权利要求1所述的低比导通电阻的分立栅MOSFET器件，其特征在于，所述N⁺多晶硅分立栅(4)与所述源极金属(8)电气连接。

5.根据权利要求1所述的低比导通电阻的分立栅MOSFET器件，其特征在于，所述N⁺多晶硅分立栅(4)通过单个元胞层面与所述源极金属(8)连接，且所述钝化层(9)分别与所述栅氧化层(11)、N⁺多晶硅栅(10)、源极金属(8)、源极欧姆接触区(6)、氧化层(3)和N⁺多晶硅分立栅(4)相接触。

6.根据权利要求4所述的低比导通电阻的分立栅MOSFET器件的制造方法，其特征在于，包括以下步骤：

S1：首先在重掺杂第一种导电类型的半导体衬底(1)上进行一次外延，然后进行第一次第一种导电类型的离子注入；

S2：重复S1中外延和第一种导电类型的离子注入直至第N次外延和第N次第一种导电类型的离子注入完成，且N不小于2；

S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，并保留槽侧壁的SiN不被刻蚀；

S4：继续干法刻蚀硅直至刻蚀深度达到衬底，去除光刻胶；

S5：通过热氧化形成氧化层(3)，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区(5)，同时，在热氧化过程中，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层(2)；

S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N⁺多晶硅分立栅(4)，并刻蚀N⁺多晶硅分立栅(4)直至牺牲氧化层和氧化层3裸露出来；

S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层11；淀积N⁺多晶硅10，刻蚀N⁺多晶硅10直至体区5表面的栅氧化层11裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区(6)；

S8：淀积钝化层(9)并光刻曝光，分别通过干法刻蚀钝化层(9)、刻蚀氧化层(11)及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区(7)；

S9：淀积源极金属(8)，并和源极欧姆接触区(6)以及体接触区(7)接触，退火形成合金，形成背面金属(12)。