[发明专利]半导体结构及其制作方法

说明书

本发明公开了一种半导体结构，其包括一衬底，该衬底包括一外围区域以及一存储器区域。一第一电介质层位于该衬底上。一接触结构位于该衬底的该外围区域上的该第一电介质层中。一第二电介质层位于该第一电介质层上并且位于该接触结构的两侧。一互连结构位于该第二电介质层上。一钝化层覆盖该接触结构的一顶面、该第二电介质层的一侧壁，以及该互连结构的一侧壁。

技术领域

本发明涉及一种半导体结构及其制作方法。更具体地，本发明涉及一种包括存储器区域以及外围区域的动态随机存取存储器(DRAM)及其制作方法。

背景技术

动态随机存取存储器(DRAM)是一种易失性存储器。DRAM装置通常包括一个由存储器单元阵列组成的存储器区域，和一个由控制电路组成的外围区域。外围区域中的控制电路可以通过穿越存储器区域的复数列字线(word lines)和复数行位线(bit lines)对存储器区域中的每个存储器单元进行寻址，并与每个存储器单元电连接，以执行数据的读、写或擦除。在先进的半导体制造中，通过采用埋入字线或埋入位线的架构，可以大幅缩小DRAM器件的芯片尺寸，通过这种架构，存储器单元的有源区域可以以密集的间距排列，以获得更高的单元密度。

在制造DRAM装置的过程中，存储器单元和外围电路的半导体器件是通过相同的制造工艺同时形成的。因此，提供与存储器单元的制造工艺相容的外围半导体器件非常重要。

发明内容

本发明的目的之一在于提供一种半导体结构及其制作方法。该半导体结构具有存储器区域和外围区域，其中该半导体结构的外围区域的接触结构与存储器区域中的存储器单元的存储节点接触是通过相同的制造工艺形成同步形成的。本发明提供的接触结构可以作为半导体结构外围区域的外围电路的互连元件使用。

本发明一方面提供了一种半导体结构，其包括一衬底，该衬底包括一外围区域以及一存储器区域。一第一电介质层位于该衬底上。一接触结构位于该衬底的该外围区域上的该第一电介质层中。一第二电介质层位于该第一电介质层上并且位于该接触结构的两侧。一互连结构位于该第二电介质层上。一钝化层覆盖该接触结构的一顶面、该第二电介质层的一侧壁，以及该互连结构的一侧壁。

本发明另一方面提供了一种半导体结构，其包括一衬底，该衬底包括一外围区域以及一存储器区域。一第一电介质层位于该衬底上。一第二电介质层位于该第一电介质层上。一开口位于该衬底的该外围区域，并且包括一下部穿过该第一电介质层以及一上部穿过该第二电介质层。一互连结构位于该第二电介质层并且位于该开口的两侧。一接触结构位于该开口的该下部内。一钝化层覆盖该接触结构的一顶面、该第二电介质层的一侧壁，以及该互连结构的一侧壁。

本发明又另一方面提供了一种半导体结构，其包括一衬底，一第一电介质层位于该衬底上，一接触结构位于该第一电介质层中，一第二电介质层位于该第一电介质层上并且位于该接触结构的两侧，其中该接触结构的两侧的该第二电介质层之间的一距离大于该接触结构的一宽度，以及一钝化层覆盖该接触结构的一顶面以及该第二电介质层的一侧壁。

本发明又另一方面提供了一种半导体结构，其包括一衬底，一第一电介质层位于该衬底上，一第二电介质层位于该第一电介质层上。一开口，包括一下部穿过该第一电介质层，以及一上部穿过该第二电介质层，其中该上部的一宽度大于该下部的一宽度。一接触结构位于该开口的该下部内。一钝化层覆盖该接触结构的一顶面以及该第二电介质层的一侧壁。

本发明又另一方面提供了一种半导体结构的制作方法，包括以下步骤。首先，提供一衬底，其包括一外围区域以及一存储器区域。接着于该衬底上形成一第一电介质层，于该第一电介质层上形成一第二电介质层。然后，形成一开口，位于该外围区域并且穿过该第二电介质层以及该第一电介质层。形成一导电层于该第二电介质层上并填入该开口。接着，进行一凹陷工艺移除该导电层位于该开口的一上部的部分，以于该开口的一下部内形成一接触结构，其中在该凹陷工艺中，自该开口的该上部暴露的该第二电介质层被部分移除。后续，形成一钝化层覆盖该接触结构的一顶面以及该第二电介质层的一侧壁。

附图说明