[发明专利]半导体结构及其制作方法

说明书

本发明公开了一种半导体结构，包括一衬底。一第一接触结构设置在该衬底上，该第一接触结构包括一T形剖面形状，并且包括与该衬底接触的一第一部分以及位于该第一部分上的一第二部分。两第一栅极结构设置在该衬底上并且位于该第一接触结构的两侧，其中该第一接触结构的一顶面与该两第一栅极结构的顶面齐平。

技术领域

本发明涉及一种半导体结构及其制作方法。更具体地，本发明涉及一种包括存储器区域以及外围区域的动态随机存取存储器(DRAM)及其制作方法。

背景技术

动态随机存取存储器(DRAM)是一种易失性存储器。DRAM装置通常包括一个由存储器单元阵列组成的存储器区域，和一个由用于控制存储器单元的操作及/或修复存储器区域的异常区块的外围电路的组成的外围区域。外围区域中的控制电路可以通过穿越存储器区域的复数条字线(word lines)和复数条位线(bit lines)对存储器区域中的每个存储器单元进行寻址，并与每个存储器单元电连接，以执行数据的读、写或擦除。在先进的半导体制造中，通过采用埋入字线或埋入位线的架构，可以大幅缩小DRAM元件的芯片尺寸，通过这种架构，存储器单元的有源区域可以以密集的间距排列，以获得更高的单元密度。

DRAM通常包括用于控制存储器单元的操作及/或修复存储器区域的异常区块的外围电路的外围区域(peripheral region)。在DRAM的制造过程中，存储器单元和外围电路的电路元件是通过相同的制造工艺同时形成的。因此，提供与存储器单元的制造工艺相容的外围电路元件非常重要。

发明内容

本发明目的之一在于提供一种半导体结构及其制作方法，其中该半导体结构包括一存储器区域以及一外围区域，且该外围区域包括一共用接触结构(shared contact)，该共用接触结构与该存储器区域的存储节点接触(storage node contact)是通过相同制造工艺同时形成。该共用接触结构可用来同时电连接两栅极结构及两者之间的共用源/漏端，例如可应用在外围电路的熔丝电路(fuse circuit)中，用于修复存储器区域中的异常区块。藉此，可便于同步制作外围电路与存储器单元，因此具有较简化的制造工艺。

本发明一实施例提供了一种半导体结构，包括一衬底。一第一接触结构设置在该衬底上，该第一接触结构包括一T形剖面形状，并且包括与该衬底接触的一第一部分以及位于该第一部分上的一第二部分。两第一栅极结构设置在该衬底上并且位于该第一接触结构的两侧，其中该第一接触结构的一顶面与该两第一栅极结构的顶面齐平。

本发明另一实施例提供了一种半导体结构，包括一衬底，以及一第一接触结构设置在该衬底上并且包括一T形剖面形状。两第一栅极结构设置在该衬底上并且位于该第一接触结构的两侧，其中该两第一栅极结构分别包括一电极部分以及位于该电极部上的一硬掩模部分。一外间隙壁设置在该两第一栅极结构的相对于该第一接触结构的外侧，其中该第一接触结构直接接触该两第一栅极结构的该电极部分。

本发明又另一实施例供了一种半导体结构的制作方法，步骤包括于一衬底上形成两第一栅极结构，于该两第一栅极结构的侧壁上形成间隙壁，于该衬底上形成一电介质层覆盖该两第一栅极结构和该间隙壁，以及进行一接触洞蚀刻工艺，蚀刻该电介质层以及部分位于该两第一栅极结构之间的该间隙壁，而于该两第一栅极结构之间形成一第一接触洞暴露出部分该衬底，其中该第一接触洞包括一T形剖面形状。

附图说明

所附图式提供对于此实施例更深入的了解，并纳入此说明书成为其中一部分。这些图式与描述，用来说明一些实施例的原理。须注意的是所有图式均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。

图1为根据本发明一实施例的半导体结构的顶视图。

图2至图9为根据本发明一实施例的半导体结构的制作方法步骤剖面示意图。

图10为根据本发明另一实施例的半导体结构的剖面示意图。