[发明专利]半导体装置以及该半导体装置的制造方法

说明书

本公开涉及一种半导体装置以及该半导体装置的制造方法。半导体装置包括：单元层叠结构，该单元层叠结构包括交叠层叠的第一单元层叠层和层叠导电层；单元插塞，该单元插塞穿透单元层叠结构；以及单元芯片保护件，该单元芯片保护件围绕单元层叠结构和单元插塞。单元芯片保护件包括保护件半导体层和覆盖保护件半导体层的侧壁的保护件绝缘层。

技术领域

本公开总体上涉及一种半导体装置以及该半导体装置的制造方法，更具体地，涉及一种三维半导体装置以及该三维半导体装置的制造方法。

背景技术

半导体装置包括能够存储数据的存储器单元。三维半导体装置包括三维排列的存储器单元，从而可以减小基板由存储器单元所占用的面积。

为了提高三维半导体装置的集成度，可以增加存储器单元的层叠数量。随着存储器单元的层叠数量增加，三维半导体装置的操作可靠性可能会降低。

发明内容

根据本公开的一方面，可以提供一种半导体装置，该半导体装置包括：单元层叠结构，所述单元层叠结构包括交叠层叠的第一单元层叠层和层叠导电层；单元插塞，所述单元插塞穿透所述单元层叠结构；以及单元芯片保护件，所述单元芯片保护件围绕所述单元层叠结构和所述单元插塞，其中，所述单元芯片保护件包括保护件半导体层和覆盖所述保护件半导体层的侧壁的保护件绝缘层。

根据本公开的另一方面，可以提供一种半导体装置，该半导体装置包括：单元层叠结构，所述单元层叠结构包括交替层叠的层叠导电层和第一单元层叠层；单元插塞，所述单元插塞穿透所述单元层叠结构；以及保护件插塞，所述保护件插塞围绕所述单元层叠结构和所述单元插塞，其中，所述保护件插塞包括插塞半导体层和围绕所述插塞半导体层的插塞绝缘层。

根据本公开的又一方面，可以提供一种半导体装置，该半导体装置包括：单元层叠结构，所述单元层叠结构包括交替层叠的层叠导电层和第一单元层叠层；单元插塞，所述单元插塞穿透所述单元层叠结构；第一单元芯片保护件，所述第一单元芯片保护件围绕所述单元层叠结构和所述单元插塞；单元源极结构，所述单元源极结构连接到所述单元插塞；以及第一虚设源极结构，所述第一虚设源极结构连接到所述第一单元芯片保护件，其中，所述第一虚设源极结构围绕所述单元源极结构。

根据本公开的又一方面，可以提供一种制造半导体装置的方法，该方法包括以下步骤：形成交替层叠的第一单元层叠层和第二单元层叠层，以及交替层叠的第一虚设层叠层和第二虚设层叠层；形成穿透所述第一单元层叠层和所述第二单元层叠层的单元孔以及穿透所述第一虚设层叠层和所述第二虚设层叠层的保护件沟槽，其中，所述保护件沟槽围绕所述单元孔；形成覆盖所述单元孔和所述保护件沟槽的表面的第一材料层；以及形成覆盖所述第一材料层的表面的第二材料层。

根据本公开的又一方面，可以提供一种制造半导体装置的方法，该方法包括以下步骤：形成交替层叠的第一单元层叠层和第二单元层叠层，以及交替层叠的第一虚设层叠层和第二虚设层叠层；形成穿透所述第一单元层叠层和所述第二单元层叠层的单元孔以及穿透所述第一虚设层叠层和所述第二虚设层叠层的保护件孔，其中，所述保护件孔围绕所述单元孔；形成覆盖所述单元孔和所述保护件孔的表面的第一材料层；以及形成覆盖所述第一材料层的表面的第二材料层。

附图说明

下面将参照附图更全面地描述实施方式的示例；然而，它们可以以不同的形式实现并且不应被解释为仅限于本文所述的实施方式。

在附图中，为了图示清楚，尺寸可能被夸大。应当理解，当一个元件被称为在两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相同的附图标记指代相同的元件。

在下文中，术语“第一”和“第二”用于将一个组件与另一个组件区分开。该术语可以用于描述各种组件，但组件不受术语限制。

图1A是根据本公开的实施方式的半导体装置的平面图。