[发明专利]一种对集成电路设计自动裁剪的验证环境构建方法及装置

说明书

本发明公开了一种对集成电路设计自动裁剪的验证环境构建方法及装置，该方法包括提取集成电路中被裁剪模块的顶层文件，分析顶层文件，得到顶层数据信息；基于顶层数据信息，确定被裁剪模块在对应的空顶层模块的处理方式；对顶层文件进行全文检索，基于各处理方式对检索到的匹配内容进行剪裁后输出至空顶层模块中，生成空顶层文件；构建验证环境，将空顶层文件加入至编译列表，并在被裁剪模块的实例化处基于空顶层模块进行模块名替换，完成裁剪。本发明实现了通过对设计进行自动裁剪的方式将包含众多重复或不同模块的芯片裁剪成各种形态的全新验证环境，一定程度上增加验证覆盖面。

技术领域

本申请涉及芯片验证技术领域，具体而言，涉及一种对集成电路设计自动裁剪的验证环境构建方法及装置。

背景技术

摩尔定律在集成电路设计中仍然成立，每过12个月，芯片内的晶体管数将增长1.8倍。随着芯片内晶体管数量的增长，芯片规模越来越大，这给芯片验证的工作量带来了指数性的增长，验证难度过高。

模拟验证（simulation）在芯片设计验证中永远不可或缺，是保证芯片设计无误的最基础保障，在芯片的验证环节中占比最重。验证环境则是模拟验证的重要基石，高效、完备的验证环境直接关系到验证的效率和效果，而随着芯片规模越来越大，对验证环境的构建也是一个巨大的挑战。根据芯片设计的不同阶段、不同规模、不同部件构建多类型、多层次的验证环境来应对芯片设计规模庞大带来的验证难题已是业界的主流做法，但目前并没有一种能够快速构建出不同类型验证环境的方法。

发明内容

为了解决上述问题，本申请实施例提供了一种对集成电路设计自动裁剪的验证环境构建方法及装置。

第一方面，本申请实施例提供了一种对集成电路设计自动裁剪的验证环境构建方法，所述方法包括：

提取集成电路中被裁剪模块的顶层文件，分析所述顶层文件，得到顶层数据信息；

基于所述顶层数据信息，确定所述被裁剪模块在对应的空顶层模块的处理方式；

对所述顶层文件进行全文检索，基于各所述处理方式对检索到的匹配内容进行剪裁后输出至所述空顶层模块中，生成空顶层文件；

构建验证环境，将所述空顶层文件加入至编译列表，并在所述被裁剪模块的实例化处基于所述空顶层模块进行模块名替换，完成裁剪。

优选的，所述顶层数据信息包括所述被裁剪模块的输入端口信息、输出端口信息、双向端口信息、参数信息。

优选的，所述基于所述顶层数据信息，确定所述被裁剪模块在对应的空顶层模块的处理方式，包括：

获取所述输出端口信息对应的第一信息含义，根据所述第一信息含义确定需要进行输出反馈的第一反馈输入信号数值；

基于所述第一反馈输入信号数值确定所述被裁剪模块在对应的空顶层模块的处理方式。

优选的，所述获取所述输出端口信息对应的信息含义，根据所述信息含义确定需要进行输出反馈的输入信号数值之后，还包括：

获取所述双向端口信息对应的第二信息含义，确定所述第二信息含义对应的信号类别倾向；

当所述信号类别倾向为输入信号，则不对所述双向端口信息进行处理；

当所述信号类别倾向为输出信号，则确定所述双向端口信息需要进行输出反馈的第二反馈输入信号数值；

所述基于所述第一反馈输入信号数值确定所述被裁剪模块在对应的空顶层模块的处理方式，包括：

基于所述第一反馈输入信号数值与第二反馈输入信号数值确定所述被裁剪模块在对应的空顶层模块的处理方式。

优选的，所述对所述顶层文件进行全文检索，基于各所述处理方式对检索到的匹配内容进行剪裁后输出至所述空顶层模块中，生成空顶层文件，包括：

通过关键字匹配的方式对所述顶层文件中待剪裁部分进行全文检索，确定检索到的匹配内容是否有对应的所述处理方式；