[发明专利]一种基于串行方式的FPGA远程加载电路

权利要求书

1.一种基于串行方式的FPGA远程加载电路，其特征在于，所述FPGA远程加载电路包括：RS-485串行通信电路、Spartan6 FPGA芯片、Virtex5 FPGA芯片、PROM非易失性存储器和NORFLASH非易失性存储器；

所述RS-485串行通信电路、PROM非易失性存储器和NOR FLASH非易失性存储器分别与所述Spartan6 FPGA芯片，所述Spartan6 FPGA芯片与Virtex5 FPGA芯片相连；

本FPGA远程加载电路所连接的系统在上电后，Spartan6 FPGA芯片基于系统的硬件配置通过PROM非易失性存储器的预制信息完成加载配置；并当Spartan6 FPGA芯片接收到来自RS-485串行通信电路的配置指令后，实现对主FPGA芯片Virtex5 FPGA芯片的远程在线加载；

所述Spartan6 FPGA芯片基于接收到来自RS-485串行通信电路的配置指令，将所述Virtex5 FPGA芯片配置为从串模式加载或从并模式的并行加载；

所述Spartan6 FPGA芯片的逻辑模块包括RS485通信接口模块、NOR FLASH配置数据存储模块和配置接口模块；

所述RS485通信接口模块被设置为接收和解析来自外部端机的配置协议，接收来自端机的配置BIN文件；

所述NOR FLASH配置数据存储模块被设置为读写Virtex5 FPGA芯片的配置BIN文件，并进行配置文件的多版本管理；

所述配置接口模块被设置为将读取的配置数据按照配置模式对应的时序要求，发送给Virtex5 FPGA芯片，当Virtex5 FPGA芯片的DONE管脚为高时完成配置，并将结果反馈给Spartan6 FPGA芯片。

2.如权利要求1所述的基于串行方式的FPGA远程加载电路，其特征在于，在从串模式下，当Spartan6 FPGA芯片收到来自端机的RS-485串行通信电路的从串配置指令后作为配置主单元，将Virtex5 FPGA芯片的M[2:0]在线配置为111；

配置开始后Spartan6 FPGA芯片为Master；Virtex5 FPGA芯片处于从地位为Slave；

Spartan6 FPGA芯片按照从串模式的接口时序，读取NOR FLASH非易失性存储器中的加载数据发送给Virtex5 FPGA，当Virtex5 FPGA的DONE管脚为高时进入器件启动状态，向Master反馈配置成功；

之后，Virtex5 FPGA芯片的全局复位信号GRS置低，触发器进入工作状态；全局写允许信号GWE置低，内部RAM有效，Virtex5 FPGA芯片开始正常工作。

3.如权利要求2所述的基于串行方式的FPGA远程加载电路，其特征在于，在从并模式下，当Spartan6 FPGA芯片收到来自端机的RS-485串行通信电路的Slave SelectMAP配置指令后作为配置主单元，将Virtex5 FPGA芯片的M[2:0]在线配置为110；

配置开始后Spartan6 FPGA芯片按照Slave SelectMAP模式的接口时序，读取NORFLASH非易失性存储器中的加载数据发送给Virtex5 FPGA芯片，其中配置接口数据位宽为16；当Virtex5 FPGA芯片的DONE管脚为高时，完成从并配置过程。

4.如权利要求1所述的基于串行方式的FPGA远程加载电路，其特征在于，所述FPGA远程加载电路还包括千兆网芯片88E1111电路，所述Spartan6 FPGA芯片通过SGMII接口转COPPER接口实现网络在线加载。

5.如权利要求1所述的基于串行方式的FPGA远程加载电路，其特征在于，所述RS-485串行通信电路不限于由MAX3490收发器构成；

所述PROM非易失性存储器不限于由Xilinx PROM构成；

所述NOR FLASH非易失性存储器不限于由BPI Flash构成。