[发明专利]铁电隧道结存储器器件及其制造方法

说明书

铁电隧道结(FTJ)存储器器件包括：位于衬底上方的底部电极；位于底部电极上面的顶部电极；以及位于底部电极和顶部电极之间的铁电隧道结存储器元件。该铁电隧道结存储器元件包括至少一个铁电材料层和至少一个隧穿介电层。本发明的实施例还涉及铁电隧道结存储器器件的制造方法。

技术领域

本发明的实施例涉及铁电隧道结存储器器件及其制造方法。

背景技术

铁电材料是当外部电场为零时可以具有自发的非零电极化(即，非零总电偶极矩)的材料。自发电极化可以通过在相反方向上施加的强外部电场来逆转。电极化不仅取决于测量时的外部电场，而且取决于外部电场的历史，因此具有磁滞回线。电极化的最大值称为饱和极化。在不再施加引起饱和极化的外部电场(即，关闭)之后保留的电极化称为残余极化。为了实现零极化而需要在残余极化的相反方向上施加的电场的幅度称为矫顽电场。为了形成存储器器件，通常期望具有高的残余极化和高的矫顽电场。高残余极化可以增大电信号的幅度。高矫顽电场使存储器器件更稳定地抵抗由噪声级电场和干扰引起的扰动。

发明内容

本发明的实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：底部电极，位于衬底上方；顶部电极，位于所述底部电极上面；以及铁电隧道结存储器元件，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层。

本发明的另一实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：晶体管的阵列，位于衬底上或上方；以及铁电隧道结(FTJ)存储器单元的阵列，位于所述晶体管的阵列上面或下面、或位于与所述晶体管的阵列相同的层级处，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元包括：底部电极；顶部电极，位于所述底部电极上面；和铁电隧道结(FTJ)存储器单元，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元电连接至所述晶体管的阵列内的相应晶体管。

本发明的又一实施例提供了一种制造铁电隧道结(FTJ)存储器器件的方法，包括：在衬底上方形成包括底部电极材料层、铁电隧道结材料层和顶部电极材料层的层堆叠件，其中，所述铁电隧道结材料层包括至少一个铁电材料层和至少一个隧穿介电层；用蚀刻掩模掩蔽所述层堆叠件的区域；以及通过蚀刻未由所述蚀刻掩模掩蔽的所述层堆叠件的未掩蔽部分，形成铁电隧道结(FTJ)存储器单元。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的实施例的在互补金属氧化物半导体(CMOS)晶体管、形成在介电材料层中的金属互连结构和薄膜晶体管(TFT)的形成之后的示例性结构的垂直截面图。

图2是根据本发明的实施例的在形成连接通孔结构的阵列之后的示例性结构的垂直截面图。

图3是根据本发明的实施例的在形成底部电极材料层、连续隧穿介电层、连续铁电材料层、顶部电极材料层和金属硬掩模材料层之后的示例性结构的垂直截面图。

图4是根据本发明的实施例的在形成铁电隧道结存储器单元之后的示例性结构的垂直截面图。

图5是根据本发明的实施例的在形成存储器层级介电层和存储器层级金属互连结构之后的示例性结构的垂直截面图。

图6是根据本发明的实施例的在形成上部层级金属互连结构之后的示例性结构的垂直截面图。

图7是根据本发明的实施例的示例性结构的第一可选实施例的垂直截面图。

图8是根据本发明的实施例的示例性结构的第二可选实施例的垂直截面图。

图9是根据本发明的实施例的示例性结构的第三可选实施例的垂直截面图。