[发明专利]一种高速LVDS接口电路及芯片

权利要求书

1.一种高速LVDS接口电路，其特征在于，包括第一电荷泵电路、第二电荷泵电路、四象开关电路和共模反馈电路；所述四象开关电路包括第一至第四晶体管(M₁-M₄)，所述第一电荷泵电路包括第五、第六晶体管(M₅、M₆)以及第一电容(C₁)，所述第二电荷泵电路包括第七、第八晶体管(M₇、M₈)以及第二电容(C₂)，所述共模反馈电路包括第一电阻(R₁)、第二电阻(R₂)、第三电容(C₃)、运算放大器(OPA)、第一电流源(I₁)以及第二电流源(I₂)；

第一电流源(I₁)的一端与电压源连接，另一端与第一、第二、第五、第七晶体管(M₁、M₂、M₅、M₇)的源极连接；第一晶体管(M₁)的漏极与第三晶体管(M₃)的漏极连接，第二晶体管(M₂)的漏极与第四晶体管(M₄)的漏极连接，第一晶体管(M₁)的源极与第二晶体管(M₂)的源极连接，第三晶体管(M₃)的源极与第四晶体管(M₄)的源极连接；第三晶体管(M₃)的栅极连接时钟信号(CLK)，第四晶体管(M₄)的栅极连接反向时钟信号(NCLK)；第一、第三晶体管(M₁、M₃)漏极之间的节点分别与第一电阻(R₁)和第一电容(C₁)的一端连接，第二、第四晶体管(M₂、M₄)漏极之间的节点分别与第二电阻(R₂)和第二电容(C₂)的一端连接；第一电阻(R₁)的另一端和第二电阻(R₂)的另一端均与共模电压(V_cm)连接，运算放大器(OPA)的正向输入端口与共模电压(V_cm)连接，负向输入端口与第三电容(C₃)的一端连接，第三电容(C₃)的另一端与运算放大器(OPA)的输出端连接，并控制第二电流源(I₂)的电流大小；第五、第六晶体管(M₅、M₆)的栅极相连并连接时钟信号(CLK)，第七、第八晶体管(M₇、M₈)的栅极相连并连接反向时钟信号；第五、第六晶体管(M₅、M₆)的漏极均与第一电容(C₁)的另一端连接，第六晶体管(M₆)的源极接地，第五晶体管(M₅)的栅极与第一晶体管(M₁)的栅极连接；第七、第八晶体管(M₇、M₈)的漏极均与第二电容(C₂)的另一端连接，第八晶体管(M₈)的源极接地，第七晶体管(M₇)的栅极与第二晶体管(M₂)的栅极连接；第一电阻(R₁)的靠近第一电容(C₁)的一端为正向电压输出端口(VOUTP)，第二电阻(R₂)的靠近第二电容(C₂)的一端为反向电压输出端口(VOUTN)。

2.一种高速LVDS接口芯片，其特征在于，包括如权利要求1所述的高速LVDS接口电路以及封装结构，所述封装结构外设有对应于正向电压输出端口(VOUTP)的正向电压端口以及对应于反向电压输出端口(VOUTN)的反向电压端口，正向电压输出端口、正向电压端口之间以及反向电压输出端口、反向电压端口之间均设有调节电感(Ind_tune)，正向电压端口和反向电压端口外均设有调节电容(Ctune)，调节电感和调节电容用于对由封装结构所产生的寄生电路进行高频谐振补偿。