[发明专利]金属栅MOS晶体管的制造方法

说明书

本发明公开了一种金属栅MOS晶体管的制造方法，包括：步骤一、在半导体衬底上完成金属栅的形成工艺；步骤二、形成覆盖金属栅和第零层层间膜的第一介质层；步骤三、进行图形化刻蚀形成第零层金属层的开口；步骤四、在第零层金属层的开口的内侧表面形成第一Ti层和第二TiN层；步骤五、在第零层金属层的开口中填充金属材料形成第零层金属层；在步骤一完成后以及步骤四进行前还包括：在第一温度下进行第一次退火并通过第一温度的设置来使金属栅MOS晶体管的阈值电压调节到目标值；在步骤四完成后以及步骤五进行前还包括：在低于第一温度的第二温度下进行第二次退火来调节所述金属栅MOS晶体管的导通电阻。本发明同时得到很好的导通电阻和阈值电压。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别涉及一种金属栅(MG)MOS晶体管的制造方法。

背景技术

随着CMOS技术的发展，传统的二氧化硅栅介质和多晶硅栅极(Poly SiON)晶体管已经达到物理极限，比如说由于量子隧穿效应导致的漏电流过大的问题和多晶硅栅极的耗尽问题等严重影响了半导体器件的性能。从45nm技术节点开始，在HKMG工艺基础上研制出的HKMG堆栈式晶体管有效地解决了以上技术难题。

高介电常数金属栅MOS晶体管的栅极结构采用HKMG，HKMG包括有高介电常数层(HK)和金属栅(MG)，其中金属栅包括有金属功函数层和金属导电材料层，其中金属功函数层用于调节器件的阈值电压，当金属功函数层的功函数不同时，器件的平带电压也就不同，最后使得器件的阈值电压不同。NMOS的金属功函数层为N型金属功函数层，N型金属功函数层的功函数通常耗尽半导体衬底如硅衬底的导带底部，从而能使NMOS的阈值电压变小，有利于提高器件的速度和降低功耗。PMOS的金属功函数层为P型金属功函数层，P型金属功函数层的功函数通常耗尽半导体衬底如硅衬底的价带顶部，从而能使PMOS的阈值电压即PMOS的阈值电压的绝对值变小，有利于提高器件的速度和降低功耗。

金属栅的形成工艺通常采用后金属栅(gate-last)沉积工艺，包括了高介电常数层的栅介质层则会采用前栅介质层(HK-first)沉积工艺或者采用后栅介质层(HK-last)沉积工艺。

在后金属栅沉积工艺中，需要采用多晶硅伪栅(Dummy Poly Silicon)，利用多晶硅伪栅定义出栅极结构的形成区域，之后自对准形成侧墙和源漏区，再形成层间膜后，层间膜需要将多晶硅伪栅之间的间隔区域填充，通常会对层间膜平坦化使多晶硅伪栅表面露出，之后去除多晶硅伪栅并在多晶硅伪栅去除的区域形成栅极沟槽，之后再在栅极沟槽中形成HKMG。

在现有具有HKMG的MOS晶体管中：

所述高介电常数层的材料包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽(Ta2O5)，氧化钇(Y2O3)，硅酸铪氧化合物(HfSiO4)，二氧化铪(HfO2)，氧化镧(La2O3)，二氧化锆(ZrO2)，钛酸锶(SrTiO3)，硅酸锆氧化合物(ZrSiO4)等。

在所述高介电常数层和半导体衬底之间通常设置由界面层(IL)。现有工艺中，所述高介电常数层的材料通常采用HfO2，界面层通常采用SiO2。

所述栅介质层还包括由氮化钛层(TiN)和氮化钽层(TaN)组成阻障层，阻障层位于所述高介电常数层的顶部，通常阻障层会同时位于功函数层的底部，故位于栅介质层和功函数层之间的阻障层也称为底部阻障层(Bottom Barrier Metal，BBM)。

金属功函数层形成于底部阻障层和金属导电材料层之间，通常在金属功函数层和金属导电材料层之间还会形成有和盖帽层，盖帽层位于功函数层的顶部，通常也称为顶部阻障层(Tottom Barrier Metal，TBM)。

金属功函数层则会根据MOS晶体管的类型不同而不同：