[发明专利]一种低功耗低电压低温漂的带隙基准电压源有效
| 申请号: | 202110679332.7 | 申请日: | 2021-06-18 |
| 公开(公告)号: | CN113608568B | 公开(公告)日: | 2022-08-12 |
| 发明(设计)人: | 李振荣;田辉;余立艳 | 申请(专利权)人: | 西安电子科技大学 |
| 主分类号: | G05F1/567 | 分类号: | G05F1/567 |
| 代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 刘长春 |
| 地址: | 710000 陕*** | 国省代码: | 陕西;61 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 功耗 电压 低温 基准 | ||
1.一种低功耗低电压低温漂的带隙基准电压源,其特征在于,包括启动电路、带隙基准核心电路和参考电源产生电路,其中,
所述启动电路用于在电源电压上电过程中启动所述带隙基准核心电路和所述参考电源产生电路;
所述带隙基准核心电路用于产生正温度系数电流;
所述参考电源产生电路用于产生负温度系数电流,并利用由三极管和NMOS管组成的源级负反馈结构,对所述负温度系数电流进行初步补偿,再利用电阻联结对所述正温度系数电流和所述负温度系数电流产生的电压进行相互补偿,获得参考电压源。
2.根据权利要求1所述的低功耗低电压低温漂的带隙基准电压源,其特征在于,所述启动电路包括PMOS管M16、PMOS管M17、NMOS管M18和NMOS管M19,其中,
所述PMOS管M16的源极连接电源电压VDD,漏极和栅极均连接所述PMOS管M17的源极;所述PMOS管M17的栅极和所述NMOS管M18的栅极均连接至参考电压Vr的输出端,所述PMOS管M17的漏极和所述NMOS管M18的漏极均连接至所述NMOS管M19的栅极;所述NMOS管M19的漏极连接所述参考电源产生电路和所述带隙基准核心电路,所述NMOS管M18的源极和所述NMOS管的M19的源极均连接地电位GND。
3.根据权利要求2所述的低功耗低电压低温漂的带隙基准电压源,其特征在于,所述带隙基准核心电路包括PMOS管M5、PMOS管M6、PMOS管M9、PMOS管M10、PMOS管M11、NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M7、NMOS管M8、三极管Q1、三极管Q2、电阻Rb、电阻Rz以及电容Cc,其中,
所述PMOS管M5的源极、所述PMOS管M6的源极、所述PMOS管M9的源极、所述PMOS管M10的源极和所述PMOS管M11的源极均连接电源电压VDD,所述PMOS管M9的栅极、所述PMOS管M10的栅极、所述PMOS管M11的栅极、所述PMOS管M5的漏极均连接至所述NMOS管M19的漏极;
所述电容Cc的第一端连接所述PMOS管M10的栅极和所述PMOS管M9的漏极,所述电容Cc的第二端连接所述电阻Rz的第一端,所述电阻Rz的第二端连接所述PMOS管M10的漏极,所述电阻Rb连接在所述PMOS管M10的漏极与所述三极管Q2的发射极之间,所述三极管Q2的基极和集电极均连接地电位GND;所述三极管Q1的发射极连接所述PMOS管M11的漏极,并且基极和集电极均连接地电位GND;
所述NMOS管M3的栅极和所述NMOS管M7的栅极均连接所述PMOS管M11的漏极,所述NMOS管M8的栅极和所述NMOS管M4的栅极均连接所述PMOS管M10的漏极,所述NMOS管M7的漏极和所述NMOS管M8的漏极均连接所述PMOS管M9的漏极,所述NMOS管M7的源极和所述NMOS管M8的源极均连接所述NMOS管M2的漏极;
所述NMOS管M2的栅极和漏极均连接所述NMOS管M1的栅极,所述NMOS管M1的源极和所述NMOS管M2的源极均连接地电位GND,所述NMOS管M3的源极和所述NMOS管M4的源极均连接所述NMOS管M1的漏极;
所述PMOS管M5的漏极连接NMOS管M3的漏极,所述PMOS管M5的栅极和所述PMOS管M6的栅极均连接所述PMOS管M6的漏极;所述NMOS管M4的漏极连接所述PMOS管M6的漏极。
4.根据权利要求3所述的低功耗低电压低温漂的带隙基准电压源,其特征在于,所述参考电源产生电路包括NMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、电阻R1、电阻R2、电阻R3和电阻R4,其中,
所述PMOS管M13的源极、所述PMOS管M14的源极和所述PMOS管M15的源极均连接电源电压VDD;所述PMOS管M15的漏极作为参考电压Vr的输出端;所述PMOS管M15的栅极连接所述PMOS管M5的漏极;
所述电阻R2、所述电阻R3和所述电阻R4串联在所述PMOS管M15的漏极与地电位GND之间;所述PMOS管M14的漏极连接在所述电阻R3与所述电阻R4之间;所述PMOS管M14的栅极和所述PMOS管M13的栅极均连接所述PMOS管M13的源极;所述NMOS管M12的源极连接所述PMOS管M13的漏极,所述NMOS管M12的栅极连接所述三极管Q1的发射极;所述电阻R1连接在所述NMOS管M12的漏极与地电位GND之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110679332.7/1.html,转载请声明来源钻瓜专利网。





