[发明专利]多晶硅电阻及其制造方法、逐次逼近型模数转换器在审
| 申请号: | 202110677950.8 | 申请日: | 2021-06-18 |
| 公开(公告)号: | CN113437217A | 公开(公告)日: | 2021-09-24 |
| 发明(设计)人: | 胡蓉彬 | 申请(专利权)人: | 重庆吉芯科技有限公司 |
| 主分类号: | H01L49/02 | 分类号: | H01L49/02;H03M1/46 |
| 代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 李铁 |
| 地址: | 401334 重庆市沙坪坝*** | 国省代码: | 重庆;50 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 多晶 电阻 及其 制造 方法 逐次 逼近 型模数 转换器 | ||
1.一种多晶硅电阻,其特征在于,包括:
第一硅衬底;
第一氧化硅层,设置在所述第一硅衬底上;
第二硅衬底,设置在所述第一氧化硅层上,其中设有贯穿所述第二硅衬底的绝缘隔离结构,所述绝缘隔离结构将所述第二硅衬底划分为多个相互分立的衬底隔离区;
第二氧化硅层,设置在所述第二硅衬底上;
多晶硅电阻层,设置在所述第二氧化硅层上,其包括多个相互分立的多晶硅电阻块,多个所述多晶硅电阻块与多个所述衬底隔离区一一对应设置,且多个所述多晶硅电阻块串联在一起。
2.根据权利要求1所述的多晶硅电阻,其特征在于,所述第一氧化硅层的厚度大于所述第二氧化硅层的厚度。
3.根据权利要求1或2所述的多晶硅电阻,其特征在于,多个所述多晶硅电阻块成排分布,且相邻两个所述多晶硅电阻块电连接。
4.根据权利要求3所述的多晶硅电阻,其特征在于,多个所述多晶硅电阻块的规格大小相等。
5.根据权利要求4所述的多晶硅电阻,其特征在于,多个所述多晶硅电阻块通过导电金属串联在一起,构成电阻串,且所述电阻串的两端通过导电金属电引出。
6.一种多晶硅电阻的制造方法,其特征在于,包括步骤:
提供绝缘体上硅衬底,所述绝缘体上硅衬底包括沿着第一方向依次堆叠设置的第一硅衬底、第一氧化硅层及第二硅衬底;
在所述绝缘体上硅衬底上形成绝缘隔离结构,所述绝缘隔离结构沿着所述第一方向贯穿所述第二硅衬底并将所述第二硅衬底划分为多个相互分立的衬底隔离区;
在所述绝缘体上硅衬底上形成第二氧化硅层,所述第二氧化硅层覆盖所述衬底隔离区和所述绝缘隔离结构;
在所述第二氧化硅层上形成多晶硅电阻层,所述多晶硅电阻层包括多个相互分立的多晶硅电阻块,多个所述多晶硅电阻块与多个所述衬底隔离区一一对应设置,且多个所述多晶硅电阻块串联在一起。
7.根据权利要求6所述的多晶硅电阻的制造方法,其特征在于,在所述绝缘体上硅衬底上形成所述绝缘隔离结构的步骤包括:
在所述绝缘硅衬底上形成沿着所述第一方向贯穿所述第二硅衬底的隔离沟槽,所述隔离沟槽将所述第二硅衬底划分为多个相互分立的所述衬底隔离区;
用绝缘材料填充所述隔离沟槽,得到所述绝缘隔离结构。
8.根据权利要求6所述的多晶硅电阻的制造方法,其特征在于,所述第二氧化硅层的厚度小于所述第一氧化硅层的厚度。
9.根据权利要求7所述的多晶硅电阻的制造方法,其特征在于,在所述第二氧化硅层上形成所述多晶硅电阻层的步骤包括:
在所述第二氧化硅层上形成掺杂多晶硅材料层;
刻蚀所述掺杂多晶硅材料层,得到多个相互分立的所述多晶硅电阻块,且多个所述多晶硅电阻块与多个所述衬底隔离区一一对应设置;
将多个所述多晶硅电阻块依次串联起来,形成电阻串,并电引出所述电阻串的两端。
10.一种逐次逼近型模数转换器,其特征在于,包括:
电阻分压单元,其一端接输入电压、另一端接地,其包括两个如权利要求1-5中任意一项所述的且串联设置的多晶硅电阻,两个所述多晶硅电阻的公共端输出采样电压;
带隙基准单元,输出基准电压;
逐次逼近型模数转换单元,与所述电阻分压单元及所述带隙基准单元分别连接,接收所述采样电压与所述基准电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆吉芯科技有限公司,未经重庆吉芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110677950.8/1.html,转载请声明来源钻瓜专利网。





