[发明专利]一种全超结MOSFET器件结构及其制造方法

说明书

本发明公开了一种全超结MOSFET器件结构及其制造方法，包括MOSFET器件结构本体，所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底、第一外延层和第二外延层，且所述第二外延层的厚度大于第一外延层的厚度；所述终端区和原胞区的第二外延层内均交错设置有P柱和N柱，所述原胞区内P柱的深度小于第二外延层的厚度，所述终端区内P柱的深度大于第二外延层的厚度并延伸设置在第一外延层内；所述终端区的第二外延层上表面设置有P型区域及氧化层，所述原胞区的第二外延层上表面设置有体区及栅极和源极，所述N外延硅衬底背离第一外延层的一侧设置有漏极。

技术领域

本发明涉及超结MOSFET器件的设计和工艺制作领域，具体涉及一种全超结MOSFET器件结构及其制造方法。

背景技术

超结MOSFET器件的基本结构是由交替排列的P柱和N柱组成。在器件处于阻断状态时，超结结构中的P柱和N柱完全耗尽，在漂移区横向电场的调制下，器件的纵向电场趋于均匀分布。理论上超结结构的耐压能力仅依赖于漂移区的厚度，而与掺杂浓度无关，因此超结结构打破了传统功率器件导通电阻受击穿电压限制的“硅极限”，使Ron-VB关系从2.5次方变为1.32次方。因此，超结MOSFET器件具有较低的导通电阻和较快的开关速度，所以已经广泛用于太阳能、风力发电、服务器和通信电源系统、医疗和工业控制、电源开关等领域，是大功率电力电子行业应用的关键器件。

另外，目前常规的超结功率器件的终端和原胞区采用相同长度的P柱和N柱，同样通过P柱和N柱互相耗尽来承受高电压，但超结器件的击穿电压对于电荷不平衡非常敏感，终端区P柱和N柱的宽度、间距、浓度等工艺偏差都容易导致电场峰值显著增大而发生器件的损毁。因此常规的超结功率器件还存在击穿电压不稳定的问题。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种具有较稳定的击穿电压且击穿发生在原胞区的全超结MOSFET器件结构及其制造方法。

本发明的目的是通过如下技术方案来完成的，一种全超结MOSFET器件结构，包括MOSFET器件结构本体，所述MOSFET器件结构本体分为终端区和原胞区，且所述终端区和原胞区均主要包括由下到上依次布置的N外延硅衬底、第一外延层和第二外延层，且所述第二外延层的厚度大于第一外延层的厚度；所述终端区和原胞区的第二外延层内均交错设置有P柱和N柱，所述原胞区内P柱的深度小于第二外延层的厚度，所述终端区内P柱的深度大于第二外延层的厚度并延伸设置在第一外延层内；所述终端区的第二外延层上表面设置有P型区域及氧化层，所述原胞区的第二外延层上表面设置有体区及栅极和源极，所述N外延硅衬底背离第一外延层的一侧设置有漏极。

进一步地，所述终端区内的P柱在第一外延层内的延伸深度不大于第一外延层厚度的一半。

一种上述全超结MOSFET器件结构的制造方法，主要包括如下步骤：

1）在选定的N外延硅衬底上生长第一外延层；

2）使用第一张掩膜版在器件的终端区定义出窗口并进行沟槽刻蚀，之后进行P外延填充，在器件的终端区形成P柱；

3）生长第二外延层，并使用第二张掩模版在器件的原胞区和终端区同时进行深沟槽刻蚀，之后进行P型外延填充，在原胞区和终端区同时形成P柱和N柱，终端区的P柱与步骤2）中的P柱连接使得终端区的P柱长度大于原胞区的P柱长度；

4）利用第三张掩膜版在终端区的表面定义并注入轻掺杂P型区域，以形成表面的终端结构；

5）通过热氧化或沉积氧化层方式在硅表面生成一层厚的氧化层，并利用第四张掩模版进行有源区的光刻和刻蚀；

6）通过热氧化的方式生长栅氧化层，栅氧化层的具体厚度由器件的击穿电压和应用电压所决定；

7）沉积多晶硅，利用第五张掩膜版进行栅多晶硅的光刻，并刻蚀多晶硅形成器件的栅极；

8）进行P型注入和退火以形成器件的体区；