[发明专利]一种抗总剂量辐射加固LDMOS器件结构及制备方法有效

专利信息
申请号: 202110663181.6 申请日: 2021-06-15
公开(公告)号: CN113410306B 公开(公告)日: 2023-06-30
发明(设计)人: 王成熙;杜欣荣;王清波;赵杰;卓青青;温富刚 申请(专利权)人: 西安微电子技术研究所
主分类号: H01L29/78 分类号: H01L29/78;H01L29/423;H01L29/06;H01L21/336
代理公司: 西安通大专利代理有限责任公司 61200 代理人: 陈翠兰
地址: 710065 陕西*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 剂量 辐射 加固 ldmos 器件 结构 制备 方法
【权利要求书】:

1.一种抗总剂量辐射加固LDMOS器件结构,其特征在于,包括衬底硅(8),

衬底硅(8)上设置有掺杂层,掺杂层上表面四周沉淀有凸出设置的场氧化层(2);

所述场氧化层(2)内侧的掺杂层上表面覆盖栅氧化层(6);

所述栅氧化层(6)覆盖的掺杂层上表面四周设置有嵌入掺杂层的环状第一接触电极,上表面中部设置有两个条状第二接触电极,分别对应嵌入掺杂层的两个掺杂区;

所述栅氧化层(6)上表面沉积有多晶硅栅极(7);所述多晶硅栅极(7)两端分别与环状第一接触电极的对应栅氧化层(6)区域重叠设置;

所述掺杂层中包括间隔设置的P阱(1)和N阱(5);P阱(1)和N阱(5)接触界面形成PN结,所述多晶硅栅极(7)沿PN结方向设置;

所述多晶硅栅极(7)位于两个条状第二接触电极之间,并覆盖对应P阱(1)和N阱(5)之间的PN结;

所述条状第二接触电极平行于P阱(1)和N阱(5)之间的PN结设置;

所述多晶硅栅极(7)一侧与一个条状第二接触电极的对应栅氧化层(6)区域相邻设置,另一侧与另一个条状第二接触电极的对应栅氧化层(6)区域间隔设置;

所述栅氧化层(6)的厚度为50nm-100nm;

所述掺杂层包括依次设置的P阱(1)、N阱(5)和P阱(1),环状第一接触电极为P型源漏接触电极(3);两个条状第二接触电极为分别设置在N阱(5)和一个P阱(1)的N型源漏接触电极(4);

或者所述掺杂层包括依次设置的N阱(5)、P阱(1)和N阱(5),环状第一接触电极为N型源漏接触电极(4),两个条状第二接触电极为分别设置在P阱(1)和一个N阱(5)的P型源漏接触电极(3)。

2.一种抗总剂量辐射加固LDMOS器件的制备方法,其特征在于,基于权利要求1所示任意一种抗总剂量辐射加固LDMOS器件结构,包括以下步骤:

衬底硅(8)表面生长离子注入预氧层,对其光刻并退火,完成阱掺杂,形成掺杂层;

掺杂层上表面生长垫氧化层并淀积屏蔽氮化硅,光刻形成场氧化窗口;去除表面氮化硅及有源区氧化层;

在场氧化窗口内的边缘处光刻掺杂层形环状第一接触电极,在场氧化窗口内部光刻掺杂层形成条状第二接触电极,并完成源漏杂质注入及去胶,退火完成源漏掺杂;

在场氧化窗口内生长栅氧化层(6),并在生长栅氧化层(6)上淀积多晶硅,光刻形成多晶硅栅极(7);完成抗总剂量辐射加固LDMOS器件的制备。

3.根据权利要求2所述一种抗总剂量辐射加固LDMOS器件的制备方法,其特征在于,当衬底硅(8)为N型硅则先光刻形成N阱窗口并完成N型硼杂质注入及去胶,再进行光刻形成P阱窗口并完成P型硼杂质注入及去胶;

当衬底硅(8)为P型硅,则光刻形成P阱窗口并完成P型硼杂质注入及去胶,再进行光刻形成N阱窗口并完成N型硼杂质注入及去胶。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202110663181.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top