[发明专利]一种用于双层环簇网络的自适应重配置硬件结构

说明书

本发明属于集成电路设计技术领域，具体为一种用于双层环簇网络的自适应重配置硬件结构。本发明中，双层环簇网络为8X8 Mesh和5环簇的结构；自适应重配置硬件结构包括：网络接口模块，感知监测模块，重配置模块，可配置链路模块；本设计中的自适应重配置硬件结构通过感知监测模块对网络中的通信状况进行监测，通过监测的信息利用重配置模块对环簇网络的连接方式进行周期性重配置，以此来提升片上网络的吞吐量，降低片上网络的传输延时。

技术领域

本发明属于集成电路设计技术领域，具体涉及用于双层环簇网络的重配置硬件结构。

背景技术

随着半导体工艺的发展，Dannard缩放比例定律和摩尔定律逐渐失效，意味着人们不可能通过无限增加核数来提升处理器的性能，除了工艺方面的限制外，不断增加核数也会带来处理器易用性方面的问题，如何调动成百上千个核心高效的运行，仍是一个相当严峻的挑战。因此，相对于不断的在芯片上增加处理器核心来提升处理器的并行能力，现代的处理器更倾向于采用异构的组织形式，通过在芯片同时集成CPU、GPU、DSP、AI加速器等功能单元来增加处理器芯片功能的多样性和性能的高效性。目前最常见的异构体系结构是CPU+GPU的异构方式。CPU作为通用的处理器单元，来完成一些计算量较小且通用的计算或者逻辑控制任务，而GPU内部拥有大量的计算单元，通常用于完成一些计算量较大，但数据间关联性较少的高并行任务，例如图像处理，科学计算，机器学习训练等。除了CPU、GPU异构外，一些处理器芯片中还会集成包括DSP、ISP、AI加速器等功能单元，这些功能单元由于较高的专用化程度，在完成相应计算任务时拥有很高的性能和能效比。异构多核处理器由于其功能多样化和组件专用化，相较于传统同构多核处理器拥有更高的性能和能效比，然而，异构多核处理器需要在芯片上集成多种多样，功能各异的处理单元，如何组织互连这些功能单元，让各个组件充分展现自己的优势无疑对片上互连提出了更高的要求。传统片上互连网络虽然相较于Bus结构和Crossbar结构有着更高的带宽和可扩展性，但由于其固定的组织结构，无法针对异构处理器中不同的应用场景进行自适应调整，从而限制了异构众核处理器在多种使用场景下的性能。因此异构众核处理器的互连结构需要拥有自适应的能力，通过对处理器运行场景的感知对自身的结构进行自适应的调整，以在各种各样应用场景下达到较高的性能。智能化的片上互连网络不仅能为异构多核处理器提供较高的带宽以及良好的可扩展性，而且其还可以根据应用场景不同对自身结构做出自适应调整以适应异构体系下复杂多变的通信状况，是片上互连技术的未来发展方向。

发明内容

为了克服现有技术的不足，本发明提出一种网络吞吐量大、传输延时少的用于双层环簇网络的重配置硬件结构。

本发明针对可重配置的双层环簇网络通过感知监测网络中的通信状况，利用重配置的方式对环簇网络的连接方式进行周期性重配置，以此来提升片上网络的吞吐量，降低片上网络的传输延时。

本发明提供的用于双层环簇网络的自适应重配置硬件结构，所述双层环簇网络为8X8 Mesh和5环簇的结构，5环簇依次记为：环簇0、环簇1、环簇2、环簇3、环簇4；自适应重配置硬件结构包括：网络接口模块，感知监测模块，重配置模块，可配置链路模块；其中：

所述网络接口模块，用于对来自紧耦合一级缓存的处理器Tile、二级缓存L2、主存储器Mem的请求进行打包发送至片上网络，以及将来自片上网络的数据包解包处理发送至相应的片上网络挂载组件；

所述感知监测模块，用于对环簇间的通信状况进行监测，并将监测信息发送至所述重配置模块，用于决定环簇间的重配置方式；在每个片上网络节点的网络接口处会有相应的统计模块对该节点数据包的传输目标簇进行统计；

所述重配置模块，主要利用所述感知监测模块提供的环间通信信息对环状网络各环簇间的互连方式进行周期性重配置；

所述可配置链路模块，用于对5个环簇进行连接，从而提供局部的环簇间可配置互连；所述可配置链路模块结构较为简单，主要由可配置的转换开关组成；重配置单元通过周期性的对这些转换开关进行重配置来改变各环簇的连接方式。