[发明专利]人工智能芯片以及数据操作方法

说明书

本发明提供一种人工智能芯片以及数据操作方法。人工智能芯片接收携带有第一数据及地址信息的命令。人工智能芯片包括芯片内存、运算处理器、基址寄存器以及扩展地址处理器。基址寄存器被分配以用于访问芯片内存的扩展地址空间。扩展地址处理器接收命令。扩展地址处理器依据地址信息来判断对第一数据的操作方式。当地址信息指向扩展地址空间的第一区段时，扩展地址处理器对第一数据进行第一操作。当地址信息指向扩展地址空间的第一区段以外的其他区段时，扩展地址处理器将操作方式通知给运算处理器，运算处理器对第一数据进行第二操作。

技术领域

本发明涉及一种多芯片集群并行计算领域，尤其涉及一种人工智能芯片以及数据操作方法。

背景技术

在当前的多芯片集群并行计算领域，工业界普遍使用集合通信(CollectiveCommunication)方案来实现多个节点间共享数据和传输数据的操作。在当前的集合通信中，所述“节点1的芯片A发送数据给节点2的芯片B”的过程可以分为四个步骤。步骤1：节点1上的芯片A把数据发送到节点1的系统内存(system memory)。步骤2：节点1上的芯片A向节点1上的网卡发送网络请求，节点1上的网卡从节点1的系统内存读取所述“步骤1中芯片A复制到系统内存的数据”，并且将此数据发送到节点2的网卡。步骤3：节点2的网卡收到了节点1的网卡的数据，并且将此数据存储到节点2的系统内存中。步骤4：节点2的芯片B从节点2的系统内存中读取所述“来自节点1的芯片A的数据”。如何简化上述的步骤并进一步优化集合通信的性能，是本领域的诸多技术课题之一。

发明内容

本发明提供一种人工智能芯片及其操作方法，以有效率地进行集合通信(Collective Communication)。

在本发明的一实施例中，人工智能芯片适于接收携带有第一数据及地址信息的命令。人工智能芯片包括芯片内存、运算处理器、基址寄存器以及扩展地址处理器。运算处理器耦接于芯片内存。基址寄存器被分配以用于访问芯片内存的扩展地址空间。扩展地址空间大于芯片内存的物理内存地址空间。扩展地址处理器耦接于运算处理器以及基址寄存器。扩展地址处理器接收命令。扩展地址处理器依据地址信息指向扩展地址空间所包括的多个区段中的一个来判断对第一数据的操作方式。当地址信息指向扩展地址空间的第一区段时，扩展地址处理器对第一数据进行第一操作。当地址信息指向扩展地址空间的第一区段以外的其他区段时，扩展地址处理器将所述操作方式通知给所述运算处理器，运算处理器对第一数据进行第二操作。第一区段对应于物理内存地址空间。

在本发明的一实施例中，数据操作方法用于人工智能芯片。人工智能芯片包括芯片内存、基址寄存器、扩展地址处理器以及运算处理器。数据操作方法包括：将用于访问芯片内存的扩展地址空间分配于基址寄存器，其中扩展地址空间大于芯片内存的物理内存地址空间；由扩展地址处理器接收携带有第一数据及地址信息的命令；由扩展地址处理器依据地址信息指向扩展地址空间所包括的多个区段中的一个来判断对第一数据的操作方式；当地址信息指向扩展地址空间的第一区段时，由扩展地址处理器对第一数据进行第一操作；以及当地址信息指向扩展地址空间的第一区段以外的其他区段时，由扩展地址处理器将操作方式通知给运算处理器，并由运算处理器对第一数据进行第二操作。第一区段对应于物理内存地址空间。

基于上述，本发明诸实施例中，人工智能芯片接收携带有第一数据及地址信息的命令并依据扩展地址指向扩展地址空间的多个区段中的其中一者来判断第一数据的集合通信操作。因此，人工智能芯片可以有效率地进行集合通信操作。

附图说明

图1是依照本发明一实施例所绘示的集合通信的系统示意图；

图2是依照本发明的一实施例的另一种集合通信的系统示意图；

图3是依照本发明一实施例所绘示的人工智能芯片的电路方块示意图；

图4是依照本发明一实施例所绘示的数据操作方法的流程示意图；

图5是依照本发明另一实施例所绘示的人工智能芯片的电路方块示意图。