[发明专利]半导体装置

说明书

实施方式的半导体装置具备：绝缘基板、第一主端子、第二主端子、输出端子、与第一主端子连接的第一金属层、与第二主端子连接的第二金属层、位于第一金属层与第二金属层之间且与输出端子连接的第三金属层、设置于第一金属层之上的第一半导体芯片及第二半导体芯片、设置于第三金属层之上的第三半导体芯片及第四半导体芯片、及第二金属层之上的导电性部件。并且，第二金属层包含狭缝。导电性部件设置于第二金属层的端部与狭缝之间。

相关申请

本申请享受以日本专利申请2020-157060号(申请日：2020年9月18日)为基础申请的优先权。本申请通过参考此基础申请包括基础申请的全部内容。

技术领域

实施方式主要涉及半导体装置。

背景技术

在功率半导体模块中，例如，在金属基底之上，将绝缘基板夹在中间而安装功率半导体芯片。功率半导体芯片例如是金属氧化物场效应晶体管(MOSFET)。在功率半导体模块中，为了实现低功耗化，期望降低开关时间，降低开关损耗。另外，在功率半导体模块中，期望降低电流路径的电阻，降低稳态损耗。

发明内容

实施方式提供一种能够降低开关损耗及稳态损耗的半导体装置。

实施方式的半导体装置具备：绝缘基板，具有一端和与所述一端相反侧的另一端；第一主端子，设置于所述一端侧；第二主端子，设置于所述一端侧；输出端子，设置于所述另一端侧；第一金属层，设置于所述绝缘基板之上，具有第一区域，在所述第一区域与所述第一主端子电连接；第二金属层，设置于所述绝缘基板之上，具有第二区域、第三区域和第四区域，在所述第二区域与所述第二主端子电连接；第三金属层，设置于所述绝缘基板之上，位于所述第一金属层与所述第二金属层之间，具有第五区域、第六区域和第七区域，在所述第七区域与所述输出端子电连接；第一半导体芯片，包含第一上部电极、第一下部电极和第一栅极电极，设置于所述第一金属层之上，所述第一上部电极与所述第五区域电连接，所述第一下部电极与所述第一金属层电连接；第二半导体芯片，包含第二上部电极、第二下部电极和第二栅极电极，设置于所述第一金属层之上，所述第二上部电极与所述第六区域电连接，所述第二下部电极与所述第一金属层电连接，与所述第一半导体芯片相比距所述第一区域的距离远；第三半导体芯片，包含第三上部电极、第三下部电极和第三栅极电极，设置于所述第三金属层之上，所述第三上部电极与所述第三区域电连接，所述第三下部电极与所述第三金属层电连接；第四半导体芯片，包含第四上部电极、第四下部电极和第四栅极电极，设置于所述第三金属层之上，所述第四上部电极与所述第四区域电连接，所述第四下部电极与所述第三金属层电连接，与所述第三半导体芯片相比距所述第五区域的距离远；以及导电性部件，至少所述第二主端子侧的第一部分和所述输出端子侧的第二部分与所述第二金属层电连接，所述第二金属层具有与所述第三金属层相对置一侧的第一端部和与所述第一端部相反侧的第二端部，所述第二金属层包括位于所述第三区域与所述第二端部之间的狭缝，所述导电性部件设置于所述狭缝与所述第一端部之间、以及所述狭缝与所述第二端部之间的至少任一个位置。

附图说明

图1是第一实施方式的半导体装置的示意俯视图。

图2是第一实施方式的半导体装置的示意剖视图。

图3是第一实施方式的半导体装置的示意剖视图。

图4是第一实施方式的半导体装置的等效电路图。

图5A、图5B是第一实施方式的半导体装置的导电性部件的示意图。

图6是比较例的半导体装置的示意俯视图。

图7是第二实施方式的半导体装置的示意俯视图。

图8A、图8B是第二实施方式的半导体装置的导电性部件的示意图。

图9是第三实施方式的半导体装置的示意俯视图。