[发明专利]验证系统及其验证方法

说明书

本发明提供了一种验证系统，包括UVM验证平台、以及与其分别通信连接的C程序模块和被测设备；所述UVM验证平台产生随机测试激励信息，所述C程序模块产生定向测试激励信息；所述C程序模块将所述随机测试激励信息和所述定向测试激励信息中的任意一个处理为目标数据并反馈给所述UVM验证平台；所述被测设备对所述随机测试激励信息和所述定向测试激励信息中的任意一个进行处理以得到实测数据并反馈给所述UVM验证平台；所述UVM验证平台判断所述实测数据和所述目标数据是否一致，解决了现有技术中提供的验证系统只适应于特定的项目，可移植性差，开发的成本高的问题。本发明还提供了所述验证系统的验证方法。

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种验证系统及其验证方法。

背景技术

近年来，随着芯片集成度的不断提高，芯片的功能复杂度也大大增加，芯片的设计过程更加容易引入错误，验证工作变得更加艰巨。在集成电路设计中，验证工作占到了整个设计周期的一半以上。而验证的不充分导致的功能错误，是芯片首次投片成功率不高的主要原因。传统的验证技术已经不能再满足日益增长的验证需求，验证成为集成电路设计中的瓶颈。

通用验证方法学引入了一种新的验证语言——SystemVerilog(SV)。目前基于SystemVerilog的通用验证方法学主要有三种：验证方法学（Verification MethodologyManual，VMM）、开放验证方法学（OpenVerificiation Methodology，OVM）和通用验证方法学（Universal Verification Methodology， UVM）。其中UVM 是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。UVM继承了OVM的大多数优点，同时又采纳了新思科技（Synopsys）在VMM中的寄存器解决方案RAL。UVM克服了OVM和VMM的缺点，代表了当前通用验证方法学的发展方向，目前已成为工业界主流的通用验证方法学。

公开号为CN110618929A的中国专利申请公开了一种基于UVM的对称加密算法的验证平台，包括顶层、测试用例和验证环境。所述验证环境由uvm_env派生出来的，把需要的组件整合连接进行工作，包括寄存器模型、序列发生器、序列、事务数据、驱动、覆盖率统计器、输入监视器、输出监视器、计分板、参考模型、输入接口和输出接口，所述序列派生自uvm_sequence，只需在测试用例中将不同的序列设置为序列发生器的default sequence，产生不同的验证激励，所述序列包括随机序列、特殊序列和定向序列；所述参考模型（referencemodel）是模拟DUT模块的行为模型，所述模型采用高级编程语言进行搭建DUT的功能模型，所述参考模型采用C语言进行搭建，并在验证前完成测试算法。其中，通过所述序列生成事务数据并通过驱动将随机激励向参考模型和DUT模块进行传输，随后将参考模型和DUT模块的运算结果传输至计分板，计分板进行数据对比判断功能验证情况，同时通过覆盖率模型进行覆盖率检查，确保功能验证仿真正常。该发明不限定对称加密算法，可实现多种加密对称算法功能验证，验证平台具有良好的可重用性和复用性。但该发明的测试序列是基于UVM验证平台的定向序列和随机序列，存在定向测试和随机测试转化需要不断修改代码的缺陷，降低验证效率，而且其参考模型集成于UVM验证平台，需要提供DPI接口，仅支持C语言的模型，适应范围小，使用难度大。

因此，有必要提供一种新型的验证系统及其验证方法以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种验证系统及其验证方法，以解决了现有技术中提供的验证系统只适应于特定的项目，可移植性差，开发的成本高的问题。

为实现上述目的，本发明的所述验证系统，包括C程序模块、UVM验证平台和被测设备，所述C程序模块与所述UVM验证平台通信连接，所述UVM验证平台与所述被测设备通信连接；