[发明专利]一种基于连线总和最小的芯片布局方法

权利要求书

1.一种基于连线总和最小的芯片布局方法，其特征在于：包括如下步骤：

步骤A：将芯片总连线长初始化为最大的预设线长，初始化迭代次数；

步骤B：随机生成一个序列对，所述序列对用于表示各矩形电路模块间的上下左右位置关系，将序列对输入至模型求解，获得当前迭代次数下最小总连线长及其所对应的当前序列对；

步骤C：改变当前序列对的领域算子得到新序列对，将新的序列对输入至原始模型求解，获得新序列对及其所对应的总连线长；

步骤D：判断新序列对所对应的总连线长是否小于当前序列对所对应的总连线长，若否，则删除新序列对，保留当前序列对，重复执行步骤C；若是，则删除当前序列对，保留新序列对并将其重新标记为当前序列对；

步骤E：判断是否达到领域算子改变的迭代次数，若是，则输出当前序列对所对应的总连线长和各矩形电路模板的坐标位置，该总连线长为最小总连线长；若否，则重复执行步骤C；

所述步骤C中，所述原始模型包括：

；

；

；

；

；

；

；

；

；

；

；

， ；

；

；

；

其中：

N表示每一个引脚网络；

表示每个引脚网络的权重；

表示所有网络集合；

表示四个决策变量，四个决策变量构成每个网络N的一个最小周期长轴平行矩形；

p表示引脚；

表示引脚p所在矩形电路模块的横坐标和纵坐标；

x(p),y(p)表示引脚p相对它所在矩形电路模块坐标的偏移量；

表示一个常数；

表示矩形电路模块；

R表示所有矩形电路模块的集合；

表示矩形电路模块的横坐标和纵坐标；

表示矩形电路模块的横坐标和纵坐标；

表示矩形电路模块间垂直方向上的布线间隙；

表示矩形电路模块间水平方向上的布线间隙；

W表示所有矩形电路模块所要放置区域的宽，H表示所有矩形电路模块所要放置区域的高；

和表示矩形电路模块的高和宽；

和表示矩形电路模块的高和宽；

将所述原始模型转变为对偶模型以获得新序列对以及新序列所对应的总连线长；

所述对偶模型包括：

；

；

其中：

表示原始模型约束条件的右端项；

表示原始模型约束所对应的对偶变量；

表示原始模型约束所对应的对偶变量；

表示原始模型变量的类型，原始模型变量类型包括：

,，其中表示原始模型中，表示原始模型中。

2.根据权利要求1所述一种基于连线总和最小的芯片布局方法，其特征在于：

在所述步骤B中还包括基于矩形电路模块确定矩形电路模块的引脚坐标信息，将各矩形模块的引脚坐标信息集合生成引脚网络集合；

随机生成一个序列对，各所述矩形电路模块之间的位置关系以该序列对的形式进行表示；

将该序列对、矩形电路模块、引脚坐标信息、引脚网络集合和矩形电路模块间的布线间隙输入至原始模型进行求解以获得当前迭代次数下总连线长最小的所对应的当前序列对。

3.根据权利要求1所述一种基于连线总和最小的芯片布局方法，其特征在于：

所述序列对用于表示各矩形电路模块间的上下左右位置关系，具体包括：

基于正负两个子序列对表示各矩形电路模块之间的上下左右的位置关系；

若当前矩形电路模块在正负子序列对中的序列位置均位于另一矩形电路模块的前面，则当前矩形电路模块的实际位置位于另一矩形电路模块的左边；

若当前矩形电路模块在正负子序列对中的序列位置均位于另一矩形电路模块的后面，则当前矩形电路模块的实际位置位于另一矩形电路模块的右边；

若当前矩形电路模块在正子序列中的序列位置位于另一矩形电路模块的前面，在负子序列对中的序列位置位于另一矩形电路模块的后面，则当前矩形电路模块的实际位置位于另一矩形电路模块的上面；

若当前矩形电路模块在正子序列中的序列位置位于另一矩形电路模块的后面，在负子序列对中的序列位置位于另一矩形电路模块的前面，则当前矩形电路模块的实际位置位于另一矩形电路模块的下面。

4.根据权利要求2所述一种基于连线总和最小的芯片布局方法，其特征在于：

所述步骤B还包括：

步骤B1：随机生成一个序列对，将该序列对、矩形电路模块、引脚坐标信息和引脚网络集合输入至模型进行求解，获得新序列对以及新序列所对应的总连线长；

步骤B2：判断新序列对所对应的总连线长是否小于原序列对所对应的总连线长，若是，则保留新序列对所对应的总连线长，将其替换原序列对，跳转至步骤B3；若否，则重复执行步骤B1；

步骤B3：判断是否达到迭代次数，若是，则输出步骤B2中所保留的序列对和其所对应的总连线长；若否，则重复执行步骤B1。