[发明专利]FPGA芯片测试方法、装置、系统及存储介质

说明书

本申请实施例适用于芯片测试技术领域，提供一种FPGA芯片测试方法、装置、系统及计算机可读存储介质。方法包括：根据测试项目向配置芯片发送配置数据，以使配置芯片将配置数据烧入被测FPGA芯片，配置芯片设置在自动测试设备上；向自动测试设备发送测试激励数据，接收来自自动测试设备的测试响应结果。本申请通过设置在自动测试设备上的配置芯片，根据测试项目将配置数据发送到被测FPGA芯片，克服了现有自动测试设备不具备芯片配置功能的问题，无需制作FPGA芯片测试板，可随时通过测试软件向被测FPGA芯片发送配置信息，无需反复上下电插拔测试板，为FPGA芯片测试节省大量配置时间，提升测试效率。

技术领域

本申请属于芯片测试技术领域，尤其涉及一种FPGA芯片测试方法、装置、系统及计算机可读存储介质。

背景技术

随着FPGA器件在生产生活中的应用逐渐广泛，FPGA器件的工艺技术发展越来越受到国家的重视。而FPGA测试技术作为FPGA芯片研发和生产中必不可少的一环，也需要不断改进以满足快速发展的FPAG芯片的测试要求。

FPGA是一种事先无功能器件，只包含大量重复IOB(输入输出模块)，CLB(可配置逻辑块)和布线信道等并不复杂的基本单元。目前主要采用自动测试设备(ATE)测试FPGA。然而，FPGA管脚少则上百，多则上千，每次完成FPGA配置，FPGA就具有一定功能，想要完成对FPGA内部资源的完整测试，需要多次下载配置图形，反复施加激励并回收测试响应，以及通过对测试响应数据的分析来诊断FPGA的故障类型。另外，通过ATE完成测试中配置功能时，需要人工或电脑多次反复的专门编程修改配置数据，以生成测试系统可执行的测试激励形式。

现有的ATE不具备FPGA配置功能，传统的FPGA测试是先由计算机将配置数据下载到测试板的配置存储器芯片中，再将该安装了被测FPGA的测试板安装至ATE，上电之后由该存储器芯片对FPGA进行配置。完成一次测试后，需要将测试板下电后拔出，再使用计算机把下一次测试的配置数据下载到配置存储器芯片上，非常耗时。FPGA的测试时间的花费是FPGA成本的重要组成部分。FPGA配置时间往往决定了FPGA的测试时间。随着FPGA规模增大，FPGA配置次数会呈几何指数增加，对FPGA内部资源的遍历测试，也会极为耗时，虽然理论上可以实现，但难以在生产中进行应用。

发明内容

本申请实施例提供了一种FPGA芯片测试方法、装置、系统及计算机可读存储介质，可以将配置信息随时更新到被测FPGA芯片，无需制作测试板，也无需反复上下电插拔测试板。

第一方面，本申请实施例提供了一种FPGA芯片测试方法，包括：

根据测试项目向配置芯片发送配置数据，以使所述配置芯片将所述配置数据烧入被测FPGA芯片，所述配置芯片设置在自动测试设备上；

向所述自动测试设备发送测试激励数据，以使所述自动测试设备向所述被测FPGA芯片发送所述测试激励数据；

接收来自所述自动测试设备的测试响应结果，所述测试响应结果为所述自动测试设备从所述被测FPGA芯片获得的，且是所述被测FPGA芯片根据所述配置数据实现相应功能产生的。

示例性的，若所述测试项目为IOB功能测试，则相应的配置数据包括第一配置数据和第二配置数据；

所述第一配置数据为响应于第一配置操作获得的数据，所述第一配置操作包括：在所述被测FPGA包含的所有IOB单元中去除时钟输入IOB单元和复位输入IOB单元，将其余IOB单元配置为多个IOB测试对，其中，每个所述IOB测试对包括一个具备寄存器的输入IOB单元和一个具备寄存器的输出IOB单元；以及将一个IOB测试对的输出IOB单元与另一个IOB测试对的输入IOB单元连接，使得所有的IOB测试对连接成移位寄存器链，其中，所述移位寄存器链的首位IOB测试对的输入IOB单元作为所述移位寄存器链的输入端口，所述移位寄存器链的末位IOB测试对的输出IOB单元作为所述移位寄存器链的输出端口；