[发明专利]一种MIPI RFFE接口地址扩展电路、方法和相关设备

权利要求书

1.一种MIPI RFFE接口地址扩展电路，其特征在于，包括：

选择信号配置电路，所述选择信号配置电路的输入端与ADDR端口相连，所述ADDR端口用于与MIPI通信接口芯片的目标引脚相连，用于接收所述MIPI通信接口芯片的目标引脚输出的目标信号，以及输出与所述ADDR端口输出的目标信号相匹配的选择信号，所述目标信号为VDD信号、GND信号、SCLK信号或SDATA信号中的任意一项，所述VDD信号为射频前端系统中MIPI通信接口芯片的VDD引脚的信号，所述GND信号为射频前端系统中MIPI通信接口芯片的GND引脚的信号，所述SCLK信号为射频前端系统中MIPI通信接口芯片的SCLK引脚的信号，所述SDATA信号为射频前端系统中MIPI通信接口芯片的SDATA引脚的信号；

地址选择电路，用于选择与所述选择信号相匹配的USID地址并输出。

2.根据权利要求1所述的MIPI RFFE接口地址扩展电路，其特征在于，包括：

所述选择信号配置电路包括：

N个锁存器，所述N为大于1的正整数；

逻辑单元，任一锁存器的信号输入端通过与所述锁存器相对应的逻辑单元与所述ADDR端口以及锁存器的输出端相连，所述逻辑单元的配置方式满足条件：当不同的锁存器的信号输入端获取到目标信号时，不同锁存器的输出信号不同；

所述锁存器的时钟信号输入端用于获取SCLK时钟信号；

所述N个锁存器中的N-1个锁存器的RN端口和剩余的一个锁存器的SN端口用于获取主设备发送的SSC起始信号，所述起始信号用于对所述N个锁存器进行复位；

译码器，所述译码器的输入端与所述N个锁存器的输出端相连，用于输出与所述N个锁存器的输出信号相适配的译码信号，所述译码信号作为所述选择信号。

3.根据权利要求1所述的MIPI RFFE接口地址扩展电路，其特征在于，地址选择电路包括：

M个寄存器，所述M为大于1的正整数；

所述寄存器内存储有预设的USID地址，且不同的寄存器的存储的USID地址不同；

选择器，用于选择与所述选择信号相匹配的寄存器的USID地址并输出。

4.根据权利要求2所述的MIPI RFFE接口地址扩展电路，其特征在于，所述N的值为3。

5.根据权利要求4所述的MIPI RFFE接口地址扩展电路，其特征在于，所述逻辑单元，包括：

第一逻辑或门，所述第一逻辑或门设置于所述ADDR端口、第一锁存器的输出端与第一锁存器的信号输入端之间，所述第一逻辑或门的第一输入端与所述ADDR端口相连，所述第一逻辑或门的第二输入端与所述第一锁存器的输出端相连，所述第一逻辑或门的输出端与所述第一锁存器的信号输入端相连；

第二逻辑或门，所述第二逻辑或门设置于所述ADDR端口、第二锁存器的输出端与第二锁存器的信号输入端之间，所述第二逻辑或门的第一输入端与所述ADDR端口相连，所述第二逻辑或门的第二输入端与所述第二锁存器的输出端相连，所述第二逻辑或门的输出端与所述第二锁存器的信号输入端相连；

反相器，所述第二锁存器通过所述反相器与获取SCLK时钟信号；

逻辑与门，所述逻辑与门设置于所述ADDR端口、第三锁存器的输出端与第三锁存器的信号输入端之间，所述逻辑与门的第一输入端与所述ADDR端口相连，所述逻辑与门的第二输入端与所述第三锁存器的输出端相连，所述逻辑与门的输出端与所述第三锁存器的信号输入端相连。

6.根据权利要求2所述的MIPI RFFE接口地址扩展电路，其特征在于，还包括：

延时电路，所述延时电路设置于所述ADDR端口与所述N个锁存器之间。

7.根据权利要求3所述的MIPI RFFE接口地址扩展电路，其特征在于，所述M的值为4。

8.一种移动终端，其特征在于，应用有所述权利要求1-7任意一项所述的MIPI RFFE接口地址扩展电路。