[发明专利]一种用于高时间分辨率时间数字转换器的特殊加法器

权利要求书

1.一种用于高时间分辨率时间数字转换器的特殊加法器，所述特殊加法器的输入包括时间数字转换器中粗计数器16位格雷码计数结果A，时间数字转换器中细计数器译码器6位二进制码计数结果C，计数时钟的二分频信号，输出为24位代表测量时长的二进制数值RESULT；

其特征在于该特殊加法器包括：格雷码与二进制码转换模块(1)，自校准模块(2)和内部逻辑模块(3)；

所述的格雷码与二进制码转换模块(1)用于将时间数字转换器中粗计数器16位格雷码计数结果A转换为对应的二进制进行后续的运算；

所述的自校准模块(2)根据粗计数器16位格雷码计数结果A，译码器6位二进制码C和计数时钟的二分频信号对16为格雷码转换对应的二进制码的转换结果B进行自校准，以确保在因电路时延所导致的非理想情况发生时仍能够给出正确的结果，提高数据的准确性与可靠性；

上述自校准模块(2)包括自加一模块，二选一选择器模块和选择器逻辑判断模块；其中：所述自加一模块输入为格雷码与二进制码转换模块输出的16位格雷码转换为对应的二进制码的转换结果B，输出为将其加一后的16位自加一结果D；所述二选一选择器模块输入为格雷码与二进制码转换模块输出的16位格雷码转换为对应的二进制码的转换结果B，自加一模块输出的16位自加一结果D和选择器逻辑判断模块输出的选择器控制信号SEL；通过选择器控制信号控制二选一选择器模块输出16位经校准的二进制码结果E；所述选择器逻辑判断模块输出的选择器控制信号SEL可由如下所示的逻辑表达式表示：

其中，fake_binary[0]是粗计数器16位格雷码计数结果A最低位，div_2为计数时钟的二分频信号，decoder[5]是译码器6位二进制码计数结果C最高位；

所述的内部逻辑模块(3)用于将16位经校准的二进制码结果E进行处理，将16位二进制码结果E整体左移6位，并减去其自身的值，得到真正意义上的二进制数结果F，然后与6位二进制码进行直接相加得到24位代表测量时长的二进制数值RESULT，以解决最低有效位对应的是十进制数63，不能被二进制所表达的问题。