[发明专利]栅极驱动电路及显示面板

说明书

本申请公开了一种栅极驱动电路及显示面板，该栅极驱动电路包括多个级联的栅极驱动单元，第N级栅极驱动单元通过下拉控制模块、维持模块以及下拉模块采用同一时钟组合信号，可以快速下拉第N级扫描信号的下降沿至恒压低电位信号的电位，有效缩短了第N级扫描信号由高电位至低电位的下降时间。

技术领域

本申请涉及显示技术领域，具体涉及一种栅极驱动电路及显示面板。

背景技术

显示面板作为电子设备的显示部件已经广泛的应用于各种电子产品中，其中，栅极驱动电路为显示面板的一个重要组成部分。栅极驱动电路也可以称为GOA(Gate DriverOn Array，阵列基板行驱动)电路，其利用薄膜晶体管显示器的阵列(Array)制程将栅极(Gate)行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。

但是，栅极驱动电路容易受到各种原因的影响，致使其输出的扫描信号的下降沿需要经过较长时间才能够下降至预设低电位，这容易恶化显示面板的工作不稳定性。

需要注意的是，上述关于背景技术的介绍仅仅是为了便于清楚、完整地理解本申请的技术方案。因此，不能仅仅由于其出现在本申请的背景技术中，而认为上述所涉及到的技术方案为本领域所属技术人员所公知。

发明内容

本申请提供一种栅极驱动电路及显示面板，以缓解扫描信号的下降沿需要经过较长时间下降至预设低电位的技术问题。

第一方面，本申请提供一种栅极驱动电路，栅极驱动电路包括多个级联的栅极驱动单元，其中，第N级栅极驱动单元包括下拉控制模块、上拉模块、下拉模块以及维持模块；下拉控制模块的控制端用于接入时钟组合信号，下拉控制模块的输出端与第N级节点电性连接，时钟组合信号包括第一时钟信号；上拉模块的控制端与第N级节点电性连接，上拉模块的输出端用于输出第N级扫描信号；下拉模块的输入端用于接入恒压低电位信号，下拉模块的输出端与上拉模块的输出端电性连接，下拉模块的控制端用于接入第一时钟信号；维持模块的输入端/输出端中的一个与第N级节点电性连接，维持模块的输入端/输出端中的另一个与上拉模块的输出端电性连接，维持模块的控制端用于接入时钟组合信号。

在其中一些实施方式中，第N级栅极驱动单元还包括上拉控制模块，上拉控制模块的输入端与下拉控制模块的输入端电性连接，上拉控制模块的控制端用于电性连接第N-4级节点，上拉控制模块的输出端与第N级节点电性连接；其中，第N-4级节点为设置于第N-4级栅极驱动单元中的虚拟节点，且与第N级节点的构造位置对应相同。

在其中一些实施方式中，第N级栅极驱动单元还包括第一异常断电控制模块和第二异常断电控制模块；第一异常断电控制模块的输入端、第一异常断电控制模块的控制端均用于接入第一全局控制信号，第一异常断电控制模块的输出端与上拉模块的输出端电性连接；第二异常断电控制模块的输入端用于接入恒压低电位信号，第二异常断电控制模块的控制端用于接入第一全局控制信号，第二异常断电控制模块的输出端与第N级节点电性连接。

在其中一些实施方式中，第N级栅极驱动单元还包括第一复位模块和第二复位模块；第一复位模块的输入端用于接入恒压低电位信号，第一复位模块的控制端用于接入复位信号，第一复位模块的输出端与第N级节点电性连接；第二复位模块的输入端用于接入恒压低电位信号，第二复位模块的控制端用于接入复位信号，第二复位模块的输出端与上拉模块的输出端电性连接。

在其中一些实施方式中，第N级栅极驱动单元还包括电位耦合模块，电位耦合模块的一端与上拉模块的控制端电性连接，电位耦合模块的另一端与上拉模块的输出端电性连接。

在其中一些实施方式中，第N级栅极驱动单元还包括全局控制模块，全局控制模块的输入端用于接入恒压低电位信号，全局控制模块的控制端用于接入第二全局控制信号，全局控制模块的输出端与上拉模块的输出端电性连接。

在其中一些实施方式中，时钟组合信号还包括第二时钟信号，第一时钟信号的工作周期与第二时钟信号的工作周期部分重叠。