[发明专利]一种像素采集电路及图像传感器

权利要求书

1.一种像素采集电路，包括：

事件生成模块，适于在照射在其上的光强变化满足一定条件时，生成表征事件生成的触发信号；

状态锁存器，适于在接收到所述触发信号时被置位；

自定时逻辑，耦接到所述状态锁存器，适于在所述状态锁存器被置位时被激活，并在激活状态下经预定时长后，复位所述状态锁存器，以便所述事件生成模块再次响应外界的光强变化；

事件序列存储模块，耦接到所述状态锁存器，适于在所述状态锁存器被置位时，存储由所生成的多个事件组成的事件序列的事件信息；以及

读出模块，耦接到所述事件序列存储模块，适于在行选择线有效时，将存储在所述事件序列存储模块的所述事件序列的事件信息读出。

2.如权利要求1所述的像素采集电路，其中，所述事件信息包括所生成事件的状态信息和时间信息，且所述事件序列存储模块包括：

包含多个事件寄存器的事件寄存器组，所述事件寄存器适于存储所述像素采集电路生成的一个事件的状态信息；

包含多个采样子模块的时间采样组，其中，各采样子模块与各事件寄存器一一对应，所述采样子模块适于记录对应事件寄存器所指向的事件的时间信息。

3.如权利要求2所述的像素采集电路，其中，

所述读出模块通过行选择线、多条列标志位信号线、多条列时间信息信号线与外围的读出单元耦接；以及

所述读出模块还适于在所述行选择线有效时，通过所述多条列标志位信号线分别输出各事件的状态信息，并通过所述多条列时间信息信号线分别输出各事件的时间信息。

4.如权利要求2所述的像素采集电路，其中，

所述读出模块通过行选择线、读出选通信号线、列标志位信号线、列时间信息信号线与外围的读出单元耦接；以及

所述读出模块还适于在所述行选择线有效时，在所述读出选通信号线的作用下，通过所述列标志位信号线输出各事件的状态信息，并通过所述列时间信息信号线输出各事件的时间信息。

5.如权利要求2-4中任一项所述的像素采集电路，其中，

所述采样子模块通过全局时间信号线与外围的全局时间信号生成单元耦接，适于采样所述事件生成时刻的全局时间信号的瞬时幅值，作为所述事件的时间信息。

6.如权利要求2-5中任一项所述的像素采集电路，其中，所述事件寄存器组包括：

串联的N个事件寄存器，其中，N≥2，第1个事件寄存器的输入端连接电源电压，第2至第N各事件寄存器的输入端连接到前1个事件寄存器的输出端，其中，

各事件寄存器的时钟信号为所述状态锁存器的输出，以及，各事件寄存器均连接行事件复位信号线，以便在接收到行事件复位信号时被复位。

7.如权利要求6所述的像素采集电路，其中，所述采样子模块包括：

第一开关，其控制端连接到对应事件寄存器的输出端，且其第一端连接全局时间信号线，其第二端连接到第一电容的第一端；以及

第一电容，其第二端接地。

8.如权利要求7所述的像素采集电路，其中，

所述事件寄存器还适于通过其输出信号来指示对应事件的状态信息，其中在所述事件寄存器被复位时，其输出信号为低电平，以及在所述事件寄存器被置位时，其输出信号为高电平；

所述采样子模块还适于在所述事件寄存器被置位时，通过所述第一电容采样所述第一开关被断开时全局时间信号的瞬时幅值，作为对应事件的时间信息。

9.如权利要求6所述的像素采集电路，其中，所述采样子模块包括：

脉冲整形器；

第二开关，其控制端经所述脉冲整形器连接到对应事件寄存器的输出端，其第一端连接全局时间信号线，其第二端分别连接到第一晶体管的漏极和第二电容的第一端；以及

并联的第一晶体管和第二电容，其中，所述第一晶体管的源极和所述第二电容的第二端接地，所述第一晶体管的栅极连接行事件复位信号线。