[发明专利]基于忆阻器交叉阵列的逻辑门电路及与非门、或非门实现方法

说明书

本发明针对现有技术的局限性，提出了一种基于忆阻器交叉阵列的逻辑门电路及与非门、或非门实现方法，电路主要包括两个连接时钟信号的电压控制器以及由若干忆阻器组成的忆阻器交叉阵列；其能够将蕴含逻辑以及非蕴含逻辑集成到同一个忆阻器交叉阵列中，在使用时通过两种忆阻逻辑的不同组合操作实现与非逻辑门以及或非逻辑门，本发明提供的方案能够减少实现与非、或非门的操作步骤和忆阻器开销，大幅降低整体的能耗。

技术领域

本发明涉及数字电路技术领域，具体涉及忆阻器在实现与非门、或非门方面的应用，更具体地，涉及一种基于忆阻器交叉阵列的逻辑门电路。

背景技术

随着半导体制造工艺技术的发展，集成电路的集成度和复杂度日益增加，其特征尺寸不断缩小，目前已经达到了纳米级。在纳米级工艺阶段，IC面临越来越多的问题。忆阻器作为一种新型纳米器件，具有尺寸小、能耗超低以及读写时间短等优点，并且能够嵌入到交叉阵列中，是实现大规模存储的关键。

忆阻器除了能够进行数据存储，同时还能用来进行逻辑计算。目前已有多种基于忆阻器的逻辑被提出，并且已经应用到交叉阵列中实现基本逻辑门电路。但是如公告日为2018.01.26，公布号为CN105356876B的中国申请专利：基于忆阻器的逻辑门电路所示，将单个逻辑应用到交叉阵列中实现复杂电路时，由于逻辑操作单一，导致操作步骤繁琐，并且忆阻器开销较大，因此现有技术仍具有不少局限性。

发明内容

针对现有技术的局限，本发明提出一种基于忆阻器交叉阵列的逻辑门电路及与非门、或非门实现方法，本发明采用的技术方案是：

一种基于忆阻器交叉阵列的逻辑门电路，包括W条字线WL_w，{w＝1,2…W}，B条位线BL_b，{b＝1,2…B}，第一电压控制器，第二电压控制器以及{W*B}个忆阻器M_wb；

其中，各字线WL_w分别与各位线BL_b相交；各位线BL_b的一端分别作为输入端连接所述第一电压控制器的输出端，另一端分别依序连接一个模拟开关以及一个电阻后接地；各字线WL_w的一端分别作为输入端连接所述第二电压控制器的输出端，另一端分别依序连接一个模拟开关以及一个电阻后接地；

所述第一电压控制器的输入端连接第一时钟信号CLK1；所述第二电压控制器的输入端连接第二时钟信号CLK2；

各忆阻器M_wb的正极连接对应下标的字线WL_w，负极连接对应下标的位线BL_b。

相较于现有技术，本发明提供了一种基于忆阻器交叉阵列的逻辑门电路，其能够将蕴含逻辑以及非蕴含逻辑集成到同一个忆阻器交叉阵列中，通过两种忆阻逻辑的不同组合实现与非逻辑门以及或非逻辑门，能够减少实现与非、或非门的操作步骤和忆阻器开销，大幅降低整体的能耗。

进一步的，所述忆阻器M_wb以阻值的形式存储输入量P或输入量Q或逻辑运算结果，处于高阻R_OFF状态时表示逻辑0，低阻R_ON状态时表示逻辑1。

进一步的，在逻辑运算的过程中：

根据存储了输入量P的忆阻器M_P以及存储了输入量Q的忆阻器M_Q，从其它忆阻器M_wb中选择用于辅助运算并存储逻辑运算结果的忆阻器M_A；

根据忆阻器M_P、忆阻器M_Q以及忆阻器M_A，控制对应下标的字线WL_w或位线BL_b的模拟开关闭合连通当前阶段的待运算电路。