[发明专利]基于FPGA处理指令的方法、装置、电子设备及介质

说明书

本发明公开了一种基于FPGA处理指令的方法、装置、电子设备及介质，包括：接收主处理器顺序发送的至少一条指令；并将至少一条指令的当前目标指令并行分发至FPGA的多个执行模块，使得多个执行模块同步执行当前目标指令，并同步得到多个执行模块对当前目标指令的执行结果；向主处理器反馈多个执行模块对当前目标指令的执行结果。通过本发明提升了指令处理效率。

技术领域

本发明属于摄像头模组测试领域，尤其涉及一种基于FPGA处理指令的方法、装置、电子设备及介质。

背景技术

FPGA拥有可编程的灵活性和并行性，能满足大部分的实时性要求，被应用在图像处理、数据处理、医疗器械，人工智能等等领域。

相关技术中，CPU和FPGA配合一起，CPU负责向FPGA板卡发送指令；FPGA板卡执行CPU发送的指令。随着FPGA的可编程逻辑资源越来越大，FPGA上可以同时运行很多相同模块。CPU需要同时指挥多个模块操作，并且需要同时对多个模块发送指令，由于CPU与FPGA板卡之间的通道只有一个，指令只能按照顺序一条一条的发送，导致指令到达FPGA板卡的时间不一致，所以FPGA板卡上搭载的各个相同模块运行的指令的时间不一致，就存在多个模块互相等待的情况，进而，导致指令处理效率不高。

发明内容

本发明实施例通过提供一种基于FPGA处理指令的方法、装置、电子设备及介质，解决了指令处理效率不高的技术问题。

第一方面，本发明实施例提供一种基于FPGA处理指令的方法，包括：

接收主处理器顺序发送的至少一条指令；

针对所述至少一条指令的当前目标指令，将所述当前目标指令并行分发至所述FPGA的多个执行模块，使得所述多个执行模块同步执行所述当前目标指令，并同步得到所述多个执行模块对所述当前目标指令的执行结果；

向所述主处理器反馈所述多个执行模块对所述当前目标指令的执行结果。

可选地，所述将所述当前目标指令并行分发至所述FPGA的多个执行模块，包括：

解析所述当前目标指令的目标字段，获取所述当前目标指令的模块标识信息；

将所述当前目标指令并行分发至所述模块标识信息所指示的每个执行模块。

可选地，所述向所述主处理器反馈所述多个执行模块对所述当前目标指令的执行结果，包括：

向所述主处理器反馈针对所述当前目标指令的指令反馈，所述指令反馈中包含所述多个执行模块中每个执行模块对所述当前目标指令的子执行结果。

可选地，所述FPGA内预先写有指令分发控制器以及M个执行模块，M为大于1的整数；

所述接收主处理器顺序发送的至少一条指令，包括：通过所述指令分发控制器接收主处理器顺序发送的一条指令或者多条不同指令；

所述将所述当前目标指令并行分发至所述FPGA的多个执行模块，包括：通过所述指令分发控制器将所述当前目标指令并行分发至所述FPGA的N个执行模块，N为小于或者等于M的正整数。

可选地，所述当前目标指令用于完成针对N摄像头模组的同一测试步骤。

第二方面，本发明实施例提供一种基于FPGA测试摄像头模组的方法，包括：

接收主处理器顺序发送的至少一条测试指令；

针对所述至少一条测试指令的当前测试指令，将所述当前测试指令分发至所述FPGA的N个执行模块，使得所述N个执行模块同步执行所述当前测试指令，以同步得到针对N个摄像头模组的测试反馈数据，所述测试反馈数据包含对应所述N个摄像头模组的相同测试步骤的测试结果，N为大于1的整数；