[发明专利]基于FPGA芯片实现的scan chain电路的测试系统及方法

说明书

本发明涉及一种基于FPGA芯片实现的scan chain电路的测试系统及方法，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；方法包括S1，将原始scan chain电路的激励信号和原始scan chain电路的预期输出信号进行数据解析和编码，编码后经过scan chain电路进行激励和存储，并对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；根据测试scan chain电路的时序波形对经过编码后的scan chain电路的激励信号进行采样，并将采样数据和存储的预期输出信号进行数据比对；输出结果。本发明实现了在小型FPGA平台上对scan chain电路的测试，实现方案价格便宜，测试速度快。

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种基于FPGA芯片实现的scan chain电路的测试系统及方法。

背景技术

Scan Chain(扫描链测试)作为数字集成电路测试的重要方法之一，可以有效的筛选出坏片，提高产品质量。芯片插入SCAN Chain进行测试的基本原理是从芯片外部设定电路中各个触发器的状态，并通过简单的扫描链的设计，扫描观测触发器是否工作在正常状态，以此来检测电路的正确性。

在芯片tape out前会使用DFT工具在芯片内部插入scan chain，scan chain电路作为设计出来的电路，同样也需要进行仿真。在IC T/O回来后，Scan chain作为测试电路，其本身电路设计的功能性及可靠性也需要做验证。在业界，通常是使用ATE设备(aotuomatic test equipment)对其做测试和验证，但ATE作为IC测试环节的专用设备，价格昂贵，通常IC design house不会单独购买，一般都是在IC验证后期开发CP/FT程序时，才会使用IC测试厂的ATE设备去做scan chain测试方案的开发。

从以上的描述可以看出，scan chain电路的测试存在测试设备专业化、单一化的问题，对于小型的design house来说，TO前期使用ate设备做fpga验证不方便，要么买，要么租ate设备，或者去测试厂做验证，如果只做仿真的话，又存在后仿速度非常慢的问题。

发明内容

本发明的主要目的在于解决目前scan chain电路的测试存在测试设备专业化、单一化的问题，在提出了一种基于fpga实现的芯片scan chain电路的测试系统的同时，还提供了该电路的测试方法。

其中，一种基于FPGA芯片实现的scan chain电路的测试系统，其特征在于，所述测试系统集成于FPGA芯片上，包括：数据解析单元、存储单元、时序发生单元、控制单元和结果输出单元；

所述数据解析单元，用于将仿真生成原始scan chain电路的激励信号和原始scanchain电路的预期输出信号进行数据解析；

所述存储单元，对数据解析单元解析的用于scan chain电路的激励信号进行编码，确定待检测点后经过scan chain电路进行激励，并存储激励后的输出信号，还用于对数据解析单元解析后scan chain电路的预期输出信号进行编码并存储；

所述时序发生单元，用于发出测试scan chain电路的时序波形；

所述控制单元，用于按照scan chain电路的检测要求，针对激励的输出信号在时序发生单元提供的采样时序下采样，并将采样数据和存储的预期输出信号进行数据比对；

所述结果输出单元，用于输出控制单元比较的结果，当比对结果不一致时，则上报错误，当比对结果正确，则继续下一个周期的检测，直到经过scan chain电路后的激励信号完全检测完毕，输出比对结果。

进一步地，所述结果输出单元包括对比正确结果输出单元和对比错误结果输出单元。