[发明专利]数据传输电路、数据处理电路和存储器

说明书

本申请实施例涉及一种数据传输电路、数据处理电路和存储器。数据传输电路包括：数据写入电路用于传输待写入数据至全局数据线；校验写入电路用于传输校验数据至全局数据线，校验写入电路和数据写入电路均为第一电路；第一电路响应于预充电使能信号生成上拉使能信号，使能有效的上拉使能信号控制第一上拉电路输出全局数据信号；第一电路还响应于写使能信号，根据待写入数据生成上拉使能信号和下拉使能信号，并将全局数据信号传输至全局数据线，使能有效的下拉使能信号控制第一下拉电路输出全局数据信号；数据写入电路和校验写入电路中第一上拉电路的驱动能力相等，校验写入电路中第一下拉电路的驱动能力强于数据写入电路中第一下拉电路的驱动能力。

技术领域

本申请实施例涉及存储器技术领域，特别是涉及一种数据传输电路、数据处理电路和存储器。

背景技术

半导体存储器是一种利用半导体电路进行存取的存储器，其中，动态随机存取存储器(Dynamic Random Access Memory，DRAM)以其快速的存储速度和高集成度被广泛应用于各个领域。为了获得更高的数据读写可靠性，需要在半导体存储器中设置校验相关电路，以校验读取的数据是否准确，但是引入校验相关电路可能导致存储器的读写速度变慢，影响半导体存储器的性能。

发明内容

本申请实施例提供了一种数据传输电路、数据处理电路和存储器，可以优化存储器的读写速度。

一种数据传输电路，包括：

数据写入电路，用于传输待写入数据至与数据存储单元连接的全局数据线；

校验写入电路，用于传输校验数据至与校验存储单元连接的全局数据线，校验数据与待写入数据相对应，校验写入电路和数据写入电路均为第一电路；

所述第一电路包括：第一上拉电路和第一下拉电路；

第一电路用于响应于预充电使能信号，生成上拉使能信号，使能有效的上拉使能信号控制第一上拉电路输出全局数据信号；第一电路还用于响应于写使能信号，根据待写入数据生成上拉使能信号和下拉使能信号，并将全局数据信号传输至全局数据线，使能有效的下拉使能信号控制第一下拉电路输出全局数据信号，上拉使能信号和下拉使能信号分时使能有效；

其中，数据写入电路中第一上拉电路的驱动能力等于校验写入电路中第一上拉电路的驱动能力，校验写入电路中第一下拉电路的驱动能力强于数据写入电路中第一下拉电路的驱动能力。

在其中一个实施例中，数据写入电路和校验写入电路中第一下拉电路对应器件的电性参数不完全相同，以使校验写入电路中第一下拉电路的驱动能力强于数据写入电路中第一下拉电路的驱动能力。

在其中一个实施例中，第一上拉电路包括第一上拉晶体管，第一上拉晶体管低电平导通，第一上拉晶体管的控制端用于接收待写入数据的反相信号，第一上拉晶体管的第一端与电源电压端连接；

第一下拉电路包括第一下拉晶体管，第一下拉晶体管高电平导通，第一下拉晶体管的控制端用于接收待写入数据的反相信号，第一下拉晶体管的第一端与接地端连接，第一下拉晶体管的第二端与第一上拉晶体管的第二端连接；

其中，校验写入电路中第一下拉晶体管的沟道宽长比大于数据写入电路中第一下拉晶体管的沟道宽长比。

在其中一个实施例中，校验写入电路中第一上拉晶体管的沟道宽长比等于数据写入电路中第一上拉晶体管的沟道宽长比。

在其中一个实施例中，校验写入电路中第一上拉晶体管的阈值电压等于校验写入电路中第一上拉晶体管的阈值电压。

在其中一个实施例中，校验写入电路中第一下拉晶体管的阈值电压小于校验写入电路中第一下拉晶体管的阈值电压。

在其中一个实施例中，数据传输电路被配置有预充电使能信号有效的预充电阶段和写使能信号有效的数据写入阶段，第一电路还包括：