[发明专利]存储器系统、存储器装置以及存储器系统执行的方法在审
申请号: | 202110605883.9 | 申请日: | 2021-05-31 |
公开(公告)号: | CN115185737A | 公开(公告)日: | 2022-10-14 |
发明(设计)人: | 王冠杰;阮士洲 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G11C29/42 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周天宇 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储器 系统 装置 以及 执行 方法 | ||
1.一种存储器系统,包括:
系统控制器,被配置为与主机装置通信;以及
存储器装置,耦接至所述系统控制器,所述存储器装置包括:
至少一个存储器;以及
存储器控制器,耦接至所述至少一个存储器,所述存储器控制器包括纠错码电路,所述纠错码电路被配置为对接收到的数据进行纠错编码,所述数据是从所述系统控制器或所述至少一个存储器中的至少一个接收到的数据。
2.根据权利要求1所述的存储器系统,其中所述存储器控制器经由第一类型的电连接耦接至所述系统控制器,
其中所述存储器控制器经由第二类型的电连接耦接至所述至少一个存储器,且
其中所述第二类型的电连接的阻抗小于所述第一类型的电连接的阻抗。
3.根据权利要求2所述的存储器系统,还包括电连接板,
其中所述系统控制器及所述存储器装置分别配置于所述电连接板上,
其中所述第一类型的电连接通过所述电连接板的共享总线实施,且
其中所述第二类型的电连接通过所述存储器装置中的内部总线实施。
4.根据权利要求2所述的存储器系统,其中所述系统控制器包括:
第一界面,被配置为根据第一界面协定经由第三类型的电连接与所述主机装置通信,其中所述第二类型的电连接的所述阻抗小于所述第三类型的电连接的阻抗;以及
第二界面,被配置为根据第二界面协定经由所述第一类型的电连接与所述存储器控制器通信。
5.根据权利要求4所述的存储器系统,其中所述存储器控制器包括:
第三界面,被配置为根据所述第二界面协定经由所述第一类型的电连接与所述系统控制器通信。
6.根据权利要求2所述的存储器系统,其中所述存储器控制器被配置为:
经由所述第一类型的电连接从所述系统控制器接收所述数据;
使用所述纠错码电路来编码所述数据以获得经编码数据,所述经编码数据具有比所述数据更大的大小;以及
经由所述第二类型的电连接在所述至少一个存储器中写入所述经编码数据。
7.根据权利要求2所述的存储器系统,其中所述存储器控制器被配置为:
经由所述第二类型的电连接从所述至少一个存储器读取所述数据;
使用所述纠错码电路来译码所述数据以获得经译码数据,所述经译码数据具有比所述数据更小的大小;以及
经由所述第一类型的电连接将所述经译码数据发送至所述系统控制器。
8.根据权利要求2所述的存储器系统,其中所述存储器控制器被配置为:
经由所述第二类型的电连接从所述至少一个存储器读取所述数据的软位;
使用所述纠错码电路根据软判决译码算法来译码所述数据的所述软位以获得经译码数据,所述经译码数据具有比所述数据更小的大小;以及
经由所述第一类型的电连接将所述经译码数据发送至所述系统控制器。
9.根据权利要求1所述的存储器系统,其中所述存储器控制器中的所述纠错码电路为存储器侧纠错码电路,
其中所述系统控制器包括系统侧纠错码电路,所述系统侧纠错码电路具有比所述存储器控制器中的所述存储器侧纠错码电路更强的译码能力,且
其中所述存储器侧纠错码电路被配置为根据较弱译码算法译码数据,且所述系统控制器中的所述系统侧纠错码电路被配置为根据较强译码算法去译码数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110605883.9/1.html,转载请声明来源钻瓜专利网。