[发明专利]阵列基板、显示面板及阵列基板的制备方法

说明书

本申请公开了一种阵列基板、显示面板及阵列基板的制备方法，该阵列基板设有显示区域以及位于显示区域外围的边框区域，同时该阵列基板包括：衬底；图案化的屏蔽层，设置在衬底的一侧，包括位于显示区域的第一屏蔽块以及位于边框区域的第二屏蔽块，其中，第二屏蔽块的厚度大于第一屏蔽块的厚度，第一屏蔽块用于隔绝静电，第二屏蔽块至少突出第一屏蔽块的部分用于传输电信号；半导体层，设置在屏蔽层背离衬底一侧，其中，半导体层的有源区在衬底上的正投影与第一屏蔽块在衬底上的正投影至少部分重合。本申请所提供的阵列基板既能实现静电防护，也能实现窄边框化。

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板、显示面板及阵列基板的制备方法。

背景技术

目前窄边框化是显示面板不断发展的方向，通常窄边框化受限于布线空间，因此为了实现极限窄边框化，目前采用的方式主要是压缩布线金属的线宽以及同层间距，而由于当布线金属的线宽以及同层间距压缩至接近产线工艺制程能力时，产品良率会受到很大影响，因此目前的做法不会一直无限压缩，也就是说目前压缩布线金属的线宽以及同层间距的做法存在局限性。

发明内容

本申请主要解决的技术问题是提供一种阵列基板、显示面板及阵列基板的制备方法，既能实现静电防护，也能实现窄边框化。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，所述阵列基板设有显示区域以及位于所述显示区域外围的边框区域，所述阵列基板包括：衬底；图案化的屏蔽层，设置在所述衬底的一侧，包括位于所述显示区域的第一屏蔽块以及位于所述边框区域的第二屏蔽块，其中，所述第二屏蔽块的厚度大于所述第一屏蔽块的厚度，所述第一屏蔽块用于隔绝静电，所述第二屏蔽块至少突出所述第一屏蔽块的部分用于传输电信号；半导体层，设置在所述屏蔽层背离所述衬底一侧，其中，所述半导体层的有源区在所述衬底上的正投影与所述第一屏蔽块在所述衬底上的正投影至少部分重合。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板，包括上述的阵列基板。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板的制备方法，所述制备方法包括：在衬底一侧形成图案化的屏蔽层，所述屏蔽层包括位于显示区域的第一屏蔽块以及位于边框区域的第二屏蔽块，其中，所述第二屏蔽块的厚度大于所述第一屏蔽块的厚度，所述第一屏蔽块用于隔绝静电，所述第二屏蔽块至少突出所述第一屏蔽块的部分用于传输电信号；在所述屏蔽层背离所述衬底一侧设置半导体层，其中，所述半导体层的有源区在所述衬底上的正投影与所述第一屏蔽块在所述衬底上的正投影至少部分重合。

本申请的有益效果是：本申请一方面在显示区域设置第一屏蔽块以及在边框区域设置第二屏蔽块，能够同时实现静电防护和窄边框化，另一方面设置第二屏蔽块的厚度大于第一屏蔽块的厚度，可以同时兼顾第二屏蔽块的电阻以及显示区域的平坦度。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请阵列基板一实施方式的剖面结构示意图；

图2是现有技术与本申请方案的简单对比图；

图3是图1阵列基板的制备方法的流程示意图；

图4是对应图3方法的制备过程图；

图5是图4的后续过程图；

图6是图3中步骤S110在一应用场景下对应的制备过程图；

图7是图6的后续过程图；

图8是图1阵列基板在一应用场景下的具体剖面结构示意图；