[发明专利]感光阵列及制造方法、成像装置

权利要求书

1.一种感光阵列，其特征在于，包括：

衬底，所述衬底具有行列排布的多个像素区和分布在所述多个像素区之间的衬底引出区，每个所述像素区均包括用于设置MOS电容的感光区以及用于设置读取晶体管的电荷读取区，每个所述像素区均对应于一个所述衬底引出区并与对应的衬底引出区的衬底连通，所述衬底引出区用于为对应像素区的衬底提供电压施加位置，其中，多列所述像素区包括电荷读取区相对而感光区相背离的两相邻列像素区，所述两相邻列像素区的列间隙内设置有与所述两相邻列像素区中的各个像素区对应的衬底引出区；以及，

设置于所述衬底中的隔离结构，所述隔离结构包括在厚度方向上贯穿所述衬底的全隔离体，所述两相邻列像素区中，同一列上各个像素区的感光区之间通过所述全隔离体分隔。

2.如权利要求1所述的感光阵列，其特征在于，在所述两相邻列像素区的列间隙内设置有一个所述衬底引出区，所述衬底引出区从相对的所述电荷读取区的列之间穿过，且所述两相邻列像素区中各个所述电荷读取区均与所述衬底引出区的衬底连通。

3.如权利要求1所述的感光阵列，其特征在于，在所述两相邻列像素区的列间隙内设置有两个以上的衬底引出区，所述两个以上的衬底引出区之间通过所述全隔离体分隔，且每个所述衬底引出区仅与所述两相邻列像素区内的部分所述像素区的衬底连通。

4.如权利要求1所述的感光阵列，其特征在于，每个所述衬底引出区上均设置有一个或两个以上的衬底接触位置，每个所述衬底接触位置用于设置与所述衬底电性连接的衬底接触结构。

5.如权利要求1所述的感光阵列，其特征在于，多列所述像素区包括沿所述像素区的行方向依次排布的多组所述两相邻列像素区，其中，处于同一行且分别属于相邻两组所述两相邻列像素区的两个像素区为感光区相对，所述两个像素区的感光区通过所述全隔离体分隔。

6.如权利要求1所述的感光阵列，其特征在于，所述隔离结构包括第一隔离体和第二隔离体，所述第一隔离体和所述第二隔离体分别从所述衬底的上表面和下表面嵌入所述衬底内且均未贯穿所述衬底，并均在所述衬底内横向延伸；其中，至少部分所述全隔离体由上下连接的所述第一隔离体和所述第二隔离体构成。

7.如权利要求6所述的感光阵列，其特征在于，同一所述像素区中的所述感光区和所述电荷读取区之间通过所述第一隔离体分隔，每个所述像素区与对应的所述衬底引出区之间通过所述第一隔离体分隔。

8.如权利要求6所述的感光阵列，其特征在于，相邻行的像素区的衬底底部通过所述第二隔离体分隔，且其中部分所述第二隔离体的上方连接所述第一隔离体从而构成所述全隔离体。

9.如权利要求1至8任一项所述的感光阵列，其特征在于，每个所述像素区均包括位于相应的电荷读取区内的一个源设置区和一个漏设置区，所述感光阵列还包括分别对应于所述源设置区和所述漏设置区在所述衬底中形成的源区和漏区。

10.如权利要求9所述的感光阵列，其特征在于，所述两相邻列像素区中，同一列上至少部分像素区的电荷读取区之间通过所述全隔离体分隔，所述至少部分像素区对应的源设置区和漏设置区的位置均不同。

11.如权利要求9所述的感光阵列，其特征在于，所述两相邻列像素区中，同一列上至少部分像素区共用同一所述电荷读取区，且所述至少部分像素区中相邻两个所述像素区共用所述源设置区或共用所述漏设置区。

12.如权利要求9所述的感光阵列，其特征在于，所述两相邻列像素区中，同一列上至少部分像素区共用同一所述电荷读取区，且所述至少部分像素区中的一个所述像素区的所述源设置区作为相邻像素区的所述漏设置区。