[发明专利]使用多循环队列的主机控制器接口及其操作方法

说明书

一种被配置为提供主机设备和存储设备之间的对接的主机控制器接口包括：处理电路；门铃寄存器，被配置为存储一个或多个第一队列的头指针和尾指针；以及条目缓冲器，被配置为存储来自一个或多个第一队列中的一个第一队列的第一命令，其中，该处理电路被配置为：确定一个或多个第一队列的命令被处理的次序，根据所确定的顺序对第一命令进行路由，使之被存储到该条目缓冲器内，并且对第一响应进行路由，使之被存储到一个或多个第二队列中的一个第二队列当中。

对相关申请的交叉引用

本申请基于在韩国知识产权局于2020年6月1日提交的韩国专利申请No.10-2020-0066076以及于2021年1月21日提交的韩国专利申请No.10-2021-0008898并且要求其优先级，其公开通过引用被整体合并于此。

背景技术

本发明构思的至少一些示例性实施例涉及被配置为向存储(storage)设备传送命令的主机控制器接口，更具体地涉及具有基于位图的门铃结构(bitmap-based doorbellstructure)并且可以使用多循环队列的主机控制器接口。

串行ATA(SATA)、高速外围组件互连(PCIe)、串行附接SCSI(SAS)、嵌入式MMC(eMMC)、通用闪存存储(UFS)等被用作基于存储设备(例如，固态驱动器(SSD))的存储系统中的接口。各种存储设备正在被逐渐开发出来，并且同时处理的数据量也逐渐提高。然而，诸如SATA的接口并不是专门用于存储设备(例如，SSD)的接口，并因此具有根本限制。

最近，作为制作适用于数据存储设备的标准化接口的工作的一部分，人们已经制作出了高速非易失性存储器(NVMe)接口和UFS接口。NVMe接口可以提供针对通过PCIe总线连接的存储设备(或非易失性存储器)的直接存储器存取功能，并且UFS是采取M-PHY和移动工业处理器接口(MIPI)和UniPro的结构。

当位图门铃被多个核共享时，整个系统的性能可能因资源占用开销而劣化。例如，在UFS协议中，当多个核中的任何一个着手处理(approach)位图门铃时，其他核不可以访问该位图门铃。

发明内容

本发明构思提供了具有基于位图的门铃结构并且可以使用多循环队列的主机控制器及其操作方法。

根据本发明构思的至少一些示例性实施例，一种被配置为提供主机设备和存储设备之间的对接的主机控制器接口包括：处理电路；门铃寄存器，被配置为存储一个或多个第一队列的头指针和尾指针；以及条目缓冲器，被配置为将来自一个或多个第一队列中的一个第一队列的第一命令存储到条目缓冲器内，其中，处理电路被配置为：确定一个或多个第一队列的命令被处理的顺序，根据所确定的顺序路由要被存储到条目缓冲器内的第一命令，并且路由要被存储到一个或多个第二队列中的一个第二队列当中的第一响应。

根据本发明构思的至少一些示例性实施例，一种存储系统包括：主机设备；以及存储设备，其中，主机设备被配置为向存储设备传送第一命令，其中，主机设备包括被配置为存储至少一个队列的主机存储器、被配置为处理至少一个队列的至少一个核、被配置为提供与主机存储器的对接的第一处理电路以及被配置为存储关于至少一个队列的头指针和尾指针的门铃寄存器，并且其中，存储设备包括第二处理电路，被配置为向主机设备提供作为基于第一命令执行存储操作的结果的第一响应。

根据本发明构思的至少一些示例性实施例，提供了一种主机控制器接口的操作方法，该主机控制器接口被配置为使用包括至少一个命令的至少一个队列提供主机设备和存储设备之间的对接，该操作方法包括：仲裁包括第一命令的多个命令的顺序，第一命令包含在第一队列中；将第一命令存储到条目缓冲器内；更新第一队列的第一头指针；将第二命令存储到条目缓冲器内；更新包括第二命令的第二队列的第二头指针；以及依次向存储设备提供第一命令和第二命令。

附图说明