[发明专利]一种基于忆阻神经网络的四色猜想电路

权利要求书

1.一种基于忆阻神经网络的四色猜想电路，其特征在于，包括输入模块、判别模块、保留模块和校正模块，输入模块的输入端子分别与Q端子、数字信号端子相连接，输入模块的输出端子分别与判断模块的输入端子、保留模块的输入端子、校正模块的输入端子相连接，判断模块的输出端子与保留模块的输入端子相连接，保留模块的输出端子、校正模块的输出端子均输出四色猜想电路的输出信号。

2.根据权利要求1所述的基于忆阻神经网络的四色猜想电路，其特征在于，所述输入模块包括信号处理单元I、信号处理单元II、信号处理单元III、信号处理单元IV和信号处理单元V；信号处理单元I、信号处理单元II、信号处理单元III、信号处理单元IV和信号处理单元V的输入端子均包括第一输入端子、第二输入端子和第三输入端子，信号处理单元I、信号处理单元II、信号处理单元III、信号处理单元IV和信号处理单元V的第一输入端子均与Q端子相连接，信号处理单元I的第二输入端子与数字信号端子A₀相连接，信号处理单元I的第三输入端子与数字信号端子A₁相连接，信号处理单元II的第二输入端子与数字信号端子B₀相连接，信号处理单元II的第三输入端子与数字信号端子B₁相连接，信号处理单元III的第二输入端子与数字信号端子C₀相连接，信号处理单元III的第三输入端子与数字信号端子C₁相连接，信号处理单元IV的第二输入端子与数字信号端子D₀相连接，信号处理单元IV的第三输入端子与数字信号端子D₁相连接，信号处理单元V的第二输入端子与数字信号端子E₀相连接，信号处理单元V的第三输入端子与数字信号端子E₁相连接；信号处理单元I、信号处理单元II、信号处理单元III、信号处理单元IV和信号处理单元V的输出端子均与判断模块的输入端子相连接，信号处理单元I、信号处理单元II、信号处理单元III、信号处理单元IV和信号处理单元V的输出端子均与保留模块的输入端子相连接，信号处理单元I、信号处理单元II、信号处理单元III、信号处理单元IV和信号处理单元V的输出端子均与校正模块的输入端子相连接。