[发明专利]半导体结构及其形成方法

说明书

半导体结构包括：半导体层，设置在衬底上方并且在第一方向上纵向定向；金属栅极堆叠件，设置在半导体层上方并且在垂直于第一方向的第二方向上纵向定向，其中金属栅极堆叠件包括顶部和与半导体层交错的底部；S/D部件，设置在半导体层中并且邻近金属栅极堆叠件；以及隔离结构，从衬底突出，其中隔离结构沿着第二方向纵向定向，并且沿着第一方向与金属栅极堆叠件间隔开，并且其中隔离结构包括介电层和气隙。本发明的实施例还涉及半导体结构的形成方法。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了多代IC，其中每一代都具有比前一代更小和更复杂的电路。在IC发展的过程中，功能密度(即，每个芯片区域的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要在IC处理和制造中的类似发展。

随着集成电路(IC)技术朝着更小的技术节点发展，设置在有源器件区域之间的介电组件的寄生电容可能会严重影响IC器件的整体性能。在一些示例中，当有源器件区域之间的间隔距离减小以满足较小技术节点的设计要求时，高寄生电容可能导致较低的器件速度(例如，RC延迟)。虽然减小IC器件中的寄生电容的方法对于它们的预期目的通常已经足够，但是它们并不是在所有方面都已完全令人满意。

发明内容

本发明的实施例提供了一种半导体结构，包括：多个半导体层，设置在衬底上方并且在第一方向上纵向定向；金属栅极堆叠件，设置在所述半导体层上方并且在垂直于所述第一方向的第二方向上纵向定向，其中，所述金属栅极堆叠件包括顶部和设置在所述顶部下方的底部，并且其中，所述金属栅极堆叠件的所述底部与所述半导体层交错；源极/漏极(S/D)部件，设置在所述半导体层中，其中，所述金属栅极堆叠件介于所述源极/漏极部件之间；以及隔离结构，从所述衬底突出，其中，所述隔离结构沿着所述第二方向纵向定向，并且沿着所述第一方向与所述金属栅极堆叠件间隔开，并且其中，所述隔离结构包括介电层和气隙。

本发明的另一实施例提供了一种形成半导体结构的方法，包括：形成从衬底突出的半导体鳍，其中，形成所述半导体鳍包括在所述衬底上方形成多层(ML)结构以及图案化所述多层结构以形成所述半导体器，所述多层结构具有交替的硅(Si)层和硅锗(SiGe)层；在所述半导体鳍上方形成第一占位栅极和第二占位栅极，其中，所述第一占位栅极和所述第二占位栅极的纵向定向垂直于所述半导体鳍的纵向定向；去除所述第一占位栅极的部分以形成沟槽，从而暴露所述衬底；在所述沟槽中形成伪部件；用金属栅极结构替换所述第二占位栅极；以及用隔离栅极替换所述伪部件，其中，所述隔离栅极包括介电层和气隙。

本发明的又一实施例提供了一种形成半导体结构的方法，包括：形成从衬底突出的半导体鳍；在所述半导体鳍上方形成第一占位栅极和第二占位栅极，其中，所述第一占位栅极和所述第二占位栅极的纵向定向垂直于所述半导体鳍的纵向定向；在所述半导体鳍上方以及所述第一占位栅极与所述第二占位栅极之间形成源极/漏极(S/D)部件；去除设置在所述半导体鳍上方的所述第一占位栅极的部分以形成第一沟槽，从而暴露所述衬底；在所述第一沟槽中沉积衬垫；在所述衬垫上方形成伪层以填充所述第一沟槽，其中，所述伪层和所述衬垫具有不同的组分；形成金属栅极结构以替换所述第二占位栅极；以及形成隔离栅极结构以替换所述衬垫和所述伪层，包括：相对于所述金属栅极结构选择性地去除所述伪层，从而将所述衬垫暴露于第二沟槽中；在所述第二沟槽中的所述衬垫上方沉积介电层，其中，所述介电层、所述衬底、所述衬垫和所述伪层具有不同的组分；相对于所述介电层选择性地去除所述衬垫以形成气隙；和密封所述气隙，产生所述隔离栅极结构。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。