[发明专利]垂直型存储器及制备方法有效
| 申请号： | 202110587059.5 | 申请日： | 2021-05-27 |
| 公开（公告）号： | CN113314531B | 公开（公告）日： | 2022-04-12 |
| 发明（设计）人： | 刘金营 | 申请（专利权）人： | 上海积塔半导体有限公司 |
| 主分类号： | H01L27/105 | 分类号： | H01L27/105 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 卢炳琼 |
| 地址： | 200120 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 垂直 存储器 制备 方法 | ||
1.一种垂直型存储器的制备方法，其特征在于，包括以下步骤：
提供基底；
于所述基底上形成第一逻辑单元叠层结构，所述第一逻辑单元叠层结构包括自下而上依次堆叠的第一源极区、第一沟道区及第一漏极区；
于所述第一逻辑单元叠层结构上形成牺牲层；
于所述牺牲层上形成第二逻辑单元叠层结构，所述第二逻辑单元叠层结构包括自下而上依次堆叠的第二漏极区、第二沟道区及第二源极区；
图形化所述第二逻辑单元叠层结构，并去除显露的所述牺牲层；
形成存储单元，所述存储单元包括第一极板、第二极板及位于所述第一极板及第二极板之间的介电层，其中，所述第一极板与所述第二漏极区相接触，所述第二极板与所述第一漏极区相接触；
形成第一逻辑单元环栅结构，所述第一逻辑单元环栅结构包括第一栅介电层及第一栅导电层；
形成第二逻辑单元环栅结构，所述第二逻辑单元环栅结构包括第二栅介电层及第二栅导电层；
形成多个金属连接部，多个所述金属连接部分别与所述第一栅导电层、第一源极区、第二栅导电层及第二源极区对应电连接。
2.根据权利要求1所述的垂直型存储器的制备方法，其特征在于：形成的所述存储单元包括位于所述第二漏极区外围的U型存储单元或位于所述第一漏极区与所述第二漏极区之间的平板型存储单元。
3.根据权利要求1所述的垂直型存储器的制备方法，其特征在于：形成的所述第一逻辑单元叠层结构包括NNN型逻辑单元叠层结构、PPP型逻辑单元叠层结构、NPN型逻辑单元叠层结构及PNP型逻辑单元叠层结构中的一种；形成的所述第二逻辑单元叠层结构包括NNN型逻辑单元叠层结构、PPP型逻辑单元叠层结构、NPN型逻辑单元叠层结构及PNP型逻辑单元叠层结构中的一种。
4.根据权利要求1所述的垂直型存储器的制备方法，其特征在于：形成的所述存储单元中，所述介电层包括Al2O3介电层或SiO2介电层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海积塔半导体有限公司，未经上海积塔半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110587059.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
